-
公开(公告)号：CN215578559U
公开(公告)日：2022-01-18
申请号：CN202121328315.0
申请日：2021-06-15
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582
Abstract: 提供了存储器装置和包括存储器装置的存储系统。所述存储器装置包括：下结构；堆叠结构，位于下结构上，堆叠结构包括沿竖直方向交替地堆叠的水平层和层间绝缘层，并且水平层中的每个包括栅电极；垂直结构，沿竖直方向穿透堆叠结构，垂直结构具有核心区、位于核心区上的具有垫金属图案的垫图案、介电结构以及位于介电结构与核心区之间的沟道层，介电结构包括面对核心区的侧表面的第一部分、面对垫金属图案的侧表面的至少一部分的第二部分以及数据存储层；接触结构，位于垂直结构上；以及导电线，位于接触结构上。因此，可以改善存储器装置的生产率、可靠性和电特性。
-
公开(公告)号：CN119072128A
公开(公告)日：2024-12-03
申请号：CN202311870650.7
申请日：2023-12-29
Applicant: 三星电子株式会社
Abstract: 提供了半导体装置及其制造方法和包括半导体装置的电子系统。所述半导体装置包括：栅极堆叠结构，包括在绝缘部分上交替的栅电极和绝缘层；沟道结构，与绝缘部分交叉，并且延伸穿过栅极堆叠结构；以及水平导电层，在绝缘部分与栅极堆叠结构之间连接到沟道结构，水平导电层包括具有掺杂剂的掺杂单晶半导体层。
-
公开(公告)号：CN110634872B
公开(公告)日：2024-06-21
申请号：CN201910445216.1
申请日：2019-05-27
Applicant: 三星电子株式会社
Abstract: 提供了一种包括穿过栅极堆叠结构的贯穿区域的三维半导体存储器件，所述三维半导体存储器件包括：基底；栅极堆叠结构，所述栅极堆叠结构设置在所述基底上，并且包括在与所述基底的顶表面基本垂直的方向上堆叠的栅电极；贯穿区域，所述贯穿区域穿过所述栅极堆叠结构并被所述栅极堆叠结构围绕；以及垂直沟道结构，所述垂直沟道结构穿过所述栅极堆叠结构。所述栅电极中的最下面的栅电极彼此间隔开，并且至少一个所述最下面的栅电极的一部分具有朝向所述贯穿区域弯曲的形状。
-
公开(公告)号：CN118076112A
公开(公告)日：2024-05-24
申请号：CN202311496893.9
申请日：2023-11-10
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器件和包括该半导体存储器件的电子系统。所述半导体存储器件包括：单元基板，包括第一表面和与所述第一表面相反的第二表面；第一模制堆叠件，包括依次堆叠在所述第一表面上的多个第一栅电极；第二模制堆叠件，包括依次堆叠在所述第一模制堆叠件上的多个第二栅电极；第一沟道结构，在相对于所述第一表面的第一方向上延伸并且与所述多个第一栅电极和所述多个第二栅电极交叉；以及输入/输出焊盘，位于所述第二表面上，其中，所述第一模制堆叠件包括暴露所述第二模制堆叠件的一部分的模制开口，并且所述输入/输出焊盘的至少一部分在所述第一方向上与所述模制开口交叠。
-
公开(公告)号：CN115589732A
公开(公告)日：2023-01-10
申请号：CN202210786416.5
申请日：2022-07-04
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：第一结构，包括外围电路；以及第二结构，在第一结构上。第二种结构包括：堆叠结构，该堆叠结构包括第一堆叠结构和第二堆叠结构；分离结构，穿过第一堆叠结构；存储器竖直结构，在分离结构之间并穿过第一堆栈结构；以及电容器，包括第一电容器电极和第二电容器电极，第一电容器电极和第二电容器电极穿过第二堆叠结构并彼此平行地延伸。第一堆叠结构包括间隔开的栅电极和与栅电极交替地堆叠的层间绝缘层。第二堆叠结构包括间隔开的第一绝缘层和与第一绝缘层交替地堆叠的第二绝缘层。第一电容器电极和第二电容器电极中的每一个具有线形。第一绝缘层和第二绝缘层包括彼此不同的材料。第二绝缘层包括与层间绝缘层相同的材料。
-
Patent Agency Ranking
公开(公告)号：CN115472620A
公开(公告)日：2022-12-13
申请号：CN202210647807.9
申请日：2022-06-09
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582 , H01L23/48
Abstract: 提供了一种半导体装置和包括该半导体装置的数据存储系统。所述半导体装置包括：衬底，其具有第一区域和第二区域；栅电极，其在与衬底的上表面垂直的第一方向上堆叠并且彼此间隔开，并且在第二区域上在第二方向上延伸不同的长度，以具有其上表面被暴露的焊盘区域；沟道结构，其在第一区域上穿透栅电极，在第一方向上延伸，并且分别包括沟道层；接触插塞，其穿透栅电极的焊盘区域，并且在第一方向上延伸；以及接触绝缘层，其围绕接触插塞。栅电极的侧表面在焊盘区域中比栅电极中的位于焊盘区域下方的栅电极更朝向接触插塞突出。
-
公开(公告)号：CN114078510A
公开(公告)日：2022-02-22
申请号：CN202110928358.0
申请日：2021-08-13
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C29/42
Abstract: 一种半导体存储器装置，包括：存储器单元阵列、纠错码(ECC)引擎、清理控制电路和控制逻辑电路。存储器单元阵列包括存储器单元行，存储器单元行中的每一个包括易失性存储器单元。清理控制电路基于用于刷新存储器单元行的刷新行地址生成用于以第一周期对存储器单元行执行正常清理操作的清理地址。控制逻辑电路控制ECC引擎和清理控制电路以在刷新操作内动态地对弱码字分配清理操作，使得以小于第一周期的第二周期执行动态分配清理(DAS)操作。在对存储器单元行中的至少一个的正常清理操作或正常读取操作期间在弱码字中的每一个中检测到错误比特。
-
公开(公告)号：CN113394197A
公开(公告)日：2021-09-14
申请号：CN202110257154.9
申请日：2021-03-09
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L29/423 , H01L29/10 , H01L27/11521 , H01L27/11526 , H01L27/11568 , H01L27/11573
Abstract: 一种半导体器件包括：第一衬底；电路器件，设置在第一衬底上；第一互连结构，电连接到电路器件；第二衬底，设置在第一互连结构的上部上；栅电极，彼此间隔开并且在与第二衬底的上表面垂直的方向上堆叠在第二衬底上；以及沟道结构，穿透栅电极，垂直于第二衬底延伸并且包括沟道层。该半导体器件还包括接地互连结构，该接地互连结构连接第一衬底和第二衬底，并且包括与第二衬底一体并且从第二衬底的下表面朝向第一衬底延伸的上通孔。
-
公开(公告)号：CN112750838A
公开(公告)日：2021-05-04
申请号：CN202010636057.6
申请日：2020-07-03
Applicant: 三星电子株式会社
IPC: H01L27/11529 , H01L27/11531 , H01L27/11556 , H01L27/11573 , H01L27/11582
Abstract: 提供了一种三维半导体装置和一种形成三维半导体装置的方法。该三维半导体装置可以包括：基底，具有单元区域和延伸区域；字线堆叠件，设置在基底上方，字线堆叠件包括交替堆叠的模制层和字线；垂直沟道结构，在单元区域中竖直穿透字线堆叠件；以及第一延伸贯穿过孔结构，在延伸区域中竖直穿透字线堆叠件。第一延伸贯穿过孔结构可以包括第一过孔塞和围绕第一过孔塞的侧壁的第一过孔衬垫层。第一过孔衬垫层可以包括分别与字线堆叠件的字线水平地设置在同一水平处的第一凹陷。
-
公开(公告)号：CN112185966A
公开(公告)日：2021-01-05
申请号：CN202010629180.5
申请日：2020-07-02
Applicant: 三星电子株式会社
IPC: H01L27/11519 , H01L27/11524 , H01L27/11556 , H01L27/11565 , H01L27/1157 , H01L27/11582
Abstract: 一种半导体器件包括：衬底上的竖直结构；以及衬底上的层间绝缘层和栅极层，其中，栅极层顺序堆叠在存储单元阵列区中并延伸到延伸区中，栅极层在延伸区中具有呈阶梯结构的焊盘区，第一竖直结构的表面面对栅极层，第二竖直结构的表面面对至少一个栅极层，第一竖直结构包括第一芯图案、第一半导体层和焊盘图案，第二竖直结构包括第二芯图案和第二半导体层，每个芯图案包括绝缘材料，并且第二半导体层的上表面和第二芯图案的上表面距衬底比第一芯图案的上表面距衬底更远。
-
-
-
-
-
-
-
-
-
Search Results
233
records
(took 0.084 seconds)
