-
公开(公告)号：CN110739290B
公开(公告)日：2025-03-11
申请号：CN201910633897.4
申请日：2019-07-15
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/538 , H01L21/48 , H01L21/768
Abstract: 提供了一种集成电路器件及其制造方法。集成电路器件包括：衬底；位于所述衬底上的接合焊盘；以及穿过所述衬底并连接到所述接合焊盘的贯穿通路结构。所述贯穿通路结构包括导电插塞、覆盖所述导电插塞的侧壁和下表面的第一导电阻挡层、以及覆盖所述第一导电阻挡层的侧壁的第二导电阻挡层。
-
公开(公告)号：CN112447554A
公开(公告)日：2021-03-05
申请号：CN202010799661.0
申请日：2020-08-11
Applicant: 三星电子株式会社
Abstract: 本公开提供了削角蚀刻装置以及半导体器件制造方法。一种削角蚀刻装置包括：配置为接收衬底的卡盘板；围绕卡盘板的周边的下等离子体隔离区(PEZ)环；在卡盘板上的盖板；以及围绕盖板的周边的上PEZ环。下PEZ环包括环基部和从环基部的边缘向上延伸并围绕衬底的侧壁的下部的突起。
-
公开(公告)号：CN102299136B
公开(公告)日：2016-03-02
申请号：CN201110154632.X
申请日：2011-06-10
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L21/768
CPC classification number: H01L25/0657 , H01L23/481 , H01L23/528 , H01L2224/16146 , H01L2225/06541 , H01L2924/01327 , H01L2924/00
Abstract: 本发明提供一种半导体器件及其制造方法。该半导体器件包括通路结构和导电结构。通路结构具有一表面，该表面具有平坦部分和突起部分。导电结构形成在通路结构的平坦部分的至少一部分上且不形成在通路结构的突起部分的至少一部分上。例如，导电结构仅形成在平坦部分上而不形成在突起部分的任何部分上，以形成导电结构与通路结构之间的高质量连接。
-
公开(公告)号：CN112447848A
公开(公告)日：2021-03-05
申请号：CN202010699618.7
申请日：2020-07-20
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L23/528 , H01L21/768
Abstract: 本公开提供了一种半导体器件，所述半导体器件包括：位于衬底上的层间介电层；填充所述层间介电层的第一沟槽的第一连接线，所述第一沟槽具有第一宽度；以及填充所述层间介电层的第二沟槽的第二连接线，所述第二沟槽具有大于所述第一宽度的第二宽度，并且所述第二连接线包括：覆盖所述第二沟槽的内侧壁的第一金属层，覆盖所述第二沟槽的底表面的阻挡层，以及位于所述第一金属层和所述阻挡层上的第二金属层，所述第一连接线和所述第一金属层包括第一金属，并且所述第二金属层包括不同于所述第一金属的第二金属。
-
公开(公告)号：CN111211102A
公开(公告)日：2020-05-29
申请号：CN201910859224.0
申请日：2019-09-11
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L25/07 , H01L25/00 , H01L21/56 , H01L23/488
Abstract: 本发明提供一种半导体封装以及半导体装置。一种半导体封装包括第一半导体芯片以及堆叠在第一半导体芯片上的第二半导体芯片。第一半导体芯片包括：衬底，具有第一通孔孔洞；绝缘间层，形成在衬底上且在绝缘间层的外表面中具有第一键合焊盘、以及连接到第一通孔孔洞且暴露出第一键合焊盘的第二通孔孔洞；以及插塞结构，在第一通孔孔洞及第二通孔孔洞内被形成为连接到第一键合焊盘。第二半导体芯片包括第二键合焊盘，第二键合焊盘键合到从第一半导体芯片的衬底的表面暴露出的插塞结构。
-
Patent Agency Ranking
公开(公告)号：CN109300871A
公开(公告)日：2019-02-01
申请号：CN201810794961.2
申请日：2018-07-19
Applicant: 三星电子株式会社
IPC: H01L23/488 , H01L21/48 , H01L25/065
Abstract: 一种半导体器件包括：在基板上的导电部件；钝化层，在基板上并且包括暴露导电部件的至少一部分的开口；以及焊盘结构，在开口中并且位于钝化层上，焊盘结构电连接到导电部件。焊盘结构包括：在开口的内侧壁上共形地延伸的下导电层，下导电层包括顺序地堆叠的导电阻挡层、第一籽晶层、蚀刻停止层和第二籽晶层；第一焊盘层，在下导电层上并且至少部分地填充开口；以及第二焊盘层，在第一焊盘层上并且与下导电层的位于钝化层的顶表面上的外围部分接触。
-
公开(公告)号：CN108004583A
公开(公告)日：2018-05-08
申请号：CN201711043826.6
申请日：2017-10-31
Applicant: 三星电子株式会社
CPC classification number: C25D5/006 , C25D7/123 , C25D17/001 , C25D17/005 , C25D21/12 , H01L21/2885 , H01L21/76873 , H01L21/76877
Abstract: 一种电镀设备包括：电镀槽，包括安装于其中的阳极和容纳于其中的电镀溶液；基底保持器，被构造为保持将要浸到电镀溶液中的基底，并且包括围绕基底的支撑件和位于支撑件上以电连接到基底的外围的阴极；磁场产生组件，设置在支撑件中，并且包括沿基底的圆周延伸的至少一个电磁线圈；以及电源，被构造为将电流供应到电磁线圈。
-
公开(公告)号：CN111162048B
公开(公告)日：2024-12-20
申请号：CN201910627454.4
申请日：2019-07-12
Applicant: 三星电子株式会社
IPC: H01L23/485 , H01L23/528 , H01L21/768
Abstract: 提供一种具有贯穿硅通路的半导体器件及其制造方法。所述半导体器件包括：第一绝缘中间层，所述第一绝缘中间层设置在衬底的第一表面上；焊盘图案，所述焊盘图案设置在所述第一绝缘中间层的下表面上，所述焊盘图案包括第一铜图案；以及贯穿硅通路，所述贯穿硅通路穿过所述衬底和所述第一绝缘中间层，并接触所述焊盘图案的所述第一铜图案。所述贯穿硅通路包括穿过所述衬底和所述第一绝缘中间层的第一部分，以及在所述第一部分下方并延伸到所述焊盘图案中的所述第一铜图案的一部分的第二部分。所述贯穿硅通路具有在所述第一部分与所述第二部分之间的边界处的弯曲部分。
-
公开(公告)号：CN119028996A
公开(公告)日：2024-11-26
申请号：CN202410436991.1
申请日：2024-04-11
Applicant: 三星电子株式会社
IPC: H01L27/146
Abstract: 本公开提供了一种半导体器件制造方法，包括：形成下芯片和上芯片；以及将下芯片和上芯片彼此接合。形成下芯片包括：提供下衬底；顺序地形成下层间绝缘膜和预下粘合膜；蚀刻预下粘合膜和下层间绝缘膜的部分以形成下沟槽；使用溅射工艺来形成第一下籽晶膜和第二下籽晶膜。形成上芯片包括：提供上衬底；顺序地形成上层间绝缘膜和预上层粘合膜；蚀刻预上层粘合膜和上层间绝缘膜的部分以形成上沟槽；使用溅射工艺来形成第一上籽晶膜和第二上籽晶膜。
-
公开(公告)号：CN115241133A
公开(公告)日：2022-10-25
申请号：CN202111570177.1
申请日：2021-12-21
Applicant: 三星电子株式会社
IPC: H01L21/8242 , H01L27/108
Abstract: 提供了用于制造半导体装置的方法。根据公开的示例性实施例的半导体装置制造方法包括：对基底进行图案化，从而形成有源图案；形成穿透有源图案的沟槽；形成覆盖沟槽的支撑层；在支撑层处形成第一开口；通过第一开口形成填充沟槽的栅电极层；以及形成电连接到有源图案的位线结构。支撑层包括覆盖有源图案的顶表面的基部以及设置在沟槽中的支撑部。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.051 seconds)
