集成电路器件
    1.
    发明公开
    集成电路器件 审中-实审

    公开(公告)号:CN114078873A

    公开(公告)日:2022-02-22

    申请号:CN202110905552.7

    申请日:2021-08-06

    Abstract: 一种集成电路器件,包括:衬底;外围电路结构,其设置在衬底上,该外围电路结构包括外围电路和连接到外围电路的下布线;导电板,其覆盖外围电路结构的一部分;单元阵列结构,其设置在外围电路结构上并且导电板介于其间,该单元阵列结构包括存储单元阵列和围绕该存储单元阵列的绝缘层;通孔,其在垂直于衬底顶面的方向上穿过绝缘层以连接到下布线;以及蚀刻引导构件,其设置在与导电板相同水平的绝缘层中,以与通孔的一部分接触。

    半导体装置
    4.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN112563282A

    公开(公告)日:2021-03-26

    申请号:CN202010986152.9

    申请日:2020-09-18

    Abstract: 一种半导体装置,包括:外围电路区,其包括第一衬底和第一衬底上的电路元件;以及存储器单元区,其包括:第二衬底,其位于第一衬底的上部分上;栅电极,其彼此间隔开并竖直地堆叠在第二衬底上;沟道结构,其穿过栅电极竖直地延伸到第二衬底;第一分离区,其穿透沟道结构之间的栅电极并在一个方向上延伸;以及第二分离区,其竖直地延伸以从上方穿透第二衬底并具有由于宽度的改变而导致的弯曲部分。

    半导体存储器装置
    5.
    发明公开

    公开(公告)号:CN112086461A

    公开(公告)日:2020-12-15

    申请号:CN202010423499.2

    申请日:2020-05-19

    Abstract: 提供了一种半导体存储器装置,所述半导体存储器装置包括:第三绝缘图案和第一绝缘图案,位于基底上,第三绝缘图案和第一绝缘图案在与基底垂直的第一方向上彼此间隔开,使得第三绝缘图案的底表面和第一绝缘图案的顶表面彼此面对;栅电极,位于第三绝缘图案的底表面与第一绝缘图案的顶表面之间,并且包括在第三绝缘图案的底表面与第一绝缘图案的顶表面之间延伸的第一侧;以及第二绝缘图案,在第二方向上从栅电极的第一侧突出第二宽度,第二方向不同于第一方向。

    三维半导体存储器件
    6.
    发明公开

    公开(公告)号:CN111863822A

    公开(公告)日:2020-10-30

    申请号:CN202010142200.6

    申请日:2020-03-04

    Abstract: 一种三维(3D)半导体存储器件包括:第一半导体层和第二半导体层,彼此水平地间隔开;掩埋绝缘层,在第一半导体层和第二半导体层之间;设置在第一半导体层上的第一单元阵列结构和设置在第二半导体层上的第二单元阵列结构;以及隔离结构,设置在第一单元阵列结构和第二单元阵列结构之间的掩埋绝缘层上,其中第一单元阵列结构包括:电极结构,包括在垂直于第一半导体层的顶表面的方向上堆叠的电极;和第一源极结构,设置在第一半导体层和电极结构之间,第一源极结构延伸到掩埋绝缘层上,隔离结构在第一单元阵列结构的第一源极结构和第二单元阵列结构的第二源极结构之间。

    三维半导体存储器件、包括其的电子系统及其制造方法

    公开(公告)号:CN116528587A

    公开(公告)日:2023-08-01

    申请号:CN202211640505.5

    申请日:2022-12-19

    Abstract: 公开了3D半导体存储器件、包括该3D半导体存储器件的电子系统以及制造该3D半导体存储器件的方法。3D半导体存储器件包括:下选择线,在衬底上沿第一方向延伸,并且在与衬底的顶面平行且与第一方向相交的第二方向上彼此间隔开;中间堆叠结构,包括交替堆叠在下选择线上的电极层和电极层间介电层;上选择线,在中间堆叠结构上沿第一方向延伸并且在第二方向上彼此间隔开;第一抛光停止层,设置在中间堆叠结构与下选择线之间。第一抛光停止层包括与电极层间介电层的材料不同的材料。

    半导体器件和包括半导体器件的数据存储系统

    公开(公告)号:CN115132745A

    公开(公告)日:2022-09-30

    申请号:CN202210279465.X

    申请日:2022-03-21

    Abstract: 一种半导体器件,包括:堆叠结构;以及绝缘结构,覆盖堆叠结构;竖直存储结构,穿透堆叠结构;以及分离结构,穿透堆叠结构并且具有位于比竖直存储结构的上表面高的高度处的上表面。堆叠结构包括沿竖直方向堆叠的三个栅堆叠组。三个栅堆叠组中的每个栅堆叠组包括沿竖直方向堆叠并且彼此间隔开的栅层。在最下栅层与最上栅层之间的高度处,竖直存储结构的侧表面包括存储侧表面坡度改变部,并且分离结构的侧表面包括分离侧表面坡度改变部,该分离侧表面坡度改变部设置在与存储侧表面坡度改变部中的一些存储侧表面坡度改变部基本上相同的高度处。

    半导体器件和电子系统
    9.
    发明公开

    公开(公告)号:CN114078879A

    公开(公告)日:2022-02-22

    申请号:CN202110910979.6

    申请日:2021-08-09

    Abstract: 一种半导体器件,包括:下部结构,包括外围电路、覆盖外围电路的下部绝缘结构、和下部绝缘结构上的图案结构;堆叠结构,包括交替堆叠在下部结构上的层间绝缘层和水平层,其中水平层包括在堆叠结构的栅极区中的栅极水平层、和在堆叠结构的第一绝缘区中的第一绝缘水平层;存储竖直结构,包括穿透栅极水平层的部分;虚设竖直结构,包括穿透栅极水平层的部分;第一外围接触插塞,包括穿透第一绝缘区的部分;和栅极接触插塞,在栅极水平层的栅极焊盘上,其中栅极接触插塞和第一外围接触插塞的上表面彼此共面,其中存储竖直结构和虚设竖直结构接触图案结构,并且其中与存储竖直结构相比,虚设竖直结构中的至少一个在向下方向上延伸到图案结构中更远。

    半导体器件及其制造方法
    10.
    发明公开

    公开(公告)号:CN114068457A

    公开(公告)日:2022-02-18

    申请号:CN202110886149.4

    申请日:2021-08-03

    Abstract: 本发明公开了一种半导体器件及其制造方法,该半导体器件包括:有源区;第一栅极结构,具有彼此相反的第一侧和第二侧;第一和第二金属接触;第一和第二沟槽;以及绝缘材料,填充第一沟槽以在有源区内形成第一有源切割部,其中第一有源切割部限定在有源区中的第一金属区域,第一金属接触位于第一金属区域中,该第一金属区域由沿着第一方向从第一有源切割部的起点延伸的第一虚拟线、从第一有源切割部的终点沿着第一方向延伸的第二虚拟线以及第一有源切割部围绕,从第一金属接触到第一虚拟线的第一距离小于从第一金属接触到第二虚拟线的第二距离,其中第一栅极结构和有源区重叠的区域沿着第一方向的长度比第一沟槽和第二沟槽中的每个在第一方向上的长度长。

Patent Agency Ranking