公开(公告)号：CN113823632A

公开(公告)日：2021-12-21

申请号：CN202110381661.3

申请日：2021-04-09

Applicant: 三星电子株式会社

Inventor： 林周永 ,  金钟秀 ,  文齐琡 ,  金东佑 ,  沈善一 ,  赵源锡

IPC: H01L27/11529 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11582 ,  H01L27/11565 ,  H01L27/11519

Abstract: 一种三维半导体存储器件包括：衬底，包括单元阵列区域和连接区域；电极结构，包括垂直地堆叠在衬底上的电极，电极分别包括在连接区域上的垫部分，并且电极的垫部分以阶梯结构堆叠；第一垂直结构，穿透单元阵列区域上的电极结构；以及第二垂直结构，穿透连接区域上的电极结构，每个第二垂直结构包括在第一方向上彼此间隔开的第一部分以及将第一部分彼此连接的至少一个第二部分，所述至少一个第二部分分别穿透垫部分的侧壁。

公开(公告)号：CN112216677A

公开(公告)日：2021-01-12

申请号：CN202010098442.X

申请日：2020-02-18

Applicant: 三星电子株式会社

Inventor： 柳孝俊 ,  姜淇允 ,  姜书求 ,  姜信焕 ,  文齐琡 ,  朴昞坤 ,  沈在龙 ,  林珍洙 ,  千志成 ,  韩智勋

IPC: H01L23/525 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11578

Abstract: 公开了一种半导体装置。所述半导体装置包括：基底，具有单元区、外围区和边界区；堆叠结构，位于单元区上并包括交替地堆叠的绝缘层和互连层；模制层，位于外围区和边界区上；选择线隔离图案，延伸到堆叠结构中；单元沟道结构，穿过堆叠结构；第一虚设图案，延伸到外围区上的模制层中，其中，第一虚设图案的上表面、选择线隔离图案的上表面和单元沟道结构的上表面是共面的，并且第一虚设图案中的至少一个从第一虚设图案的上表面、选择线隔离图案的上表面和单元沟道结构的上表面朝向基底平行于选择线隔离图案或单元沟道结构延伸。

公开(公告)号：CN112018123A

公开(公告)日：2020-12-01

申请号：CN202010472972.6

申请日：2020-05-29

Applicant: 三星电子株式会社

Inventor： 文齐琡 ,  姜书求 ,  孙荣晥 ,  金森宏治 ,  韩智勋

IPC: H01L27/11529 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11582

Abstract: 一种非易失性存储器件包括：模结构，其具有在衬底上的字线以及在字线上的第一串选择线和第二串选择线的堆叠；穿过模结构的第一切割结构；穿过模结构的第二切割结构，第二切割结构与第一切割结构间隔开；穿透模结构以连接到衬底的沟道结构，该沟道结构在第一切割结构与第二切割结构之间；第一切割线，其切割穿过第一串选择线但不穿过第二串选择线，第一切割线在第一切割结构与沟道结构之间；以及第二切割线，其切割穿过第二串选择线但不穿过第一串选择线，第二切割线在第二切割结构与沟道结构之间。

公开(公告)号：CN114188350A

公开(公告)日：2022-03-15

申请号：CN202110881963.7

申请日：2021-08-02

Applicant: 三星电子株式会社

Inventor： 文齐琡 ,  林周永 ,  金钟秀 ,  沈善一 ,  李海旻 ,  赵源锡

IPC: H01L27/11582 ,  H01L21/768 ,  H01L23/522 ,  H01L23/528 ,  H01L27/1157

Abstract: 本申请提供了一种半导体器件和包括半导体器件的电子系统。所述半导体器件，包括：衬底上的栅电极结构；沟道，延伸穿过栅电极结构；以及蚀刻停止层，在栅电极结构的侧壁上。栅电极结构包括在第一方向上彼此间隔开并且以阶梯形状堆叠的栅电极。沟道包括第一部分和与第一部分接触的第二部分。第二部分的下表面的宽度小于第一部分的上表面的宽度。蚀刻停止层接触栅电极中的至少一个栅电极，并且在水平方向上与沟道的第一部分的上部重叠。接触蚀刻停止层的至少一个栅电极是包括绝缘材料的虚设栅电极。

公开(公告)号：CN112802856A

公开(公告)日：2021-05-14

申请号：CN202011266603.8

申请日：2020-11-13

Applicant: 三星电子株式会社

Inventor： 柳孝俊 ,  孙荣晥 ,  姜书求 ,  文齐琡 ,  全政勋 ,  金森宏治 ,  韩智勋

IPC: H01L27/11582 ,  H01L27/11573

Abstract: 一种半导体器件包括：堆叠在衬底上的栅极层、延伸穿过栅极层的沟道层、设置在沟道层上的串选择栅极层、以及延伸穿过串选择栅极层以接触沟道层的串选择沟道层。串选择沟道层包括在串选择栅极层下方且包含第一突出区域的第一部分、延伸穿过串选择栅极层的第二部分、以及在串选择栅极层上方且包含第二突出区域的第三部分。