公开(公告)号：CN119490799A

公开(公告)日：2025-02-21

申请号：CN202411112686.3

申请日：2024-08-14

Applicant: 三星电子株式会社 ,  首尔大学校产学协力团

Inventor： 金亨俊 ,  安哲熙 ,  洪裕善

IPC: C09J7/29 ,  C09J7/30 ,  C09J133/08 ,  C09J133/14 ,  H01L21/683 ,  H01L21/78

Abstract: 提供了一种分割膜以及制造半导体封装件的方法。在分割膜中，构成分割膜的粘合层的粘合强度可以在热处理之后充分减小，并且半导体管芯可以容易地与分割膜分离。因此，可以获得改善半导体管芯的拾取性能的效果。

公开(公告)号：CN115706169A

公开(公告)日：2023-02-17

申请号：CN202210397670.6

申请日：2022-04-15

Applicant: 三星电子株式会社

Inventor： 金台原 ,  金亨俊 ,  卓容奭 ,  金俞琳 ,  李公洙

IPC: H01L29/786 ,  H01L29/24 ,  H01L21/34

Abstract: 公开了一种半导体装置，所述半导体装置包括：氧化物半导体层，在基底上并且包括第一部分和跨第一部分彼此间隔开的一对第二部分；栅电极，在氧化物半导体层的第一部分上；以及一对电极，在氧化物半导体层的对应的第二部分上。氧化物半导体层的第一部分的第一厚度小于氧化物半导体层的每个第二部分的第二厚度。氧化物半导体层的第一部分中的氧空位的数量小于氧化物半导体层的每个第二部分中的氧空位的数量。

公开(公告)号：CN109390313B

公开(公告)日：2022-11-04

申请号：CN201810862756.5

申请日：2018-08-01

Applicant: 三星电子株式会社

Inventor： 李润泰 ,  金汉 ,  金亨俊

IPC: H01L23/498 ,  H01L25/16

Abstract: 本公开提供一种半导体封装件的连接系统，所述半导体封装件的连接系统包括：印刷电路板，具有第一表面和与所述第一表面背对的第二表面；第一半导体封装件，设置在所述印刷电路板的所述第一表面上并且通过第一电连接结构连接到所述印刷电路板；及第二半导体封装件，设置在所述印刷电路板的所述第二表面上并且通过第二电连接结构连接到所述印刷电路板。所述第一半导体封装件包括并排设置的应用处理器(AP)和电源管理集成电路(PMIC)，并且所述第二半导体封装件包括存储器。

公开(公告)号：CN108695073B

公开(公告)日：2022-01-25

申请号：CN201810269346.X

申请日：2018-03-29

Applicant: 三星电子株式会社

Inventor： 丁度源 ,  卢钟旭 ,  梁大珍 ,  郭灿 ,  金亨俊 ,  李宇镇

IPC: H01G4/30 ,  H01G4/06 ,  H01G4/14

Abstract: 二维钙钛矿材料、包括其的介电材料和多层电容器。所述二维钙钛矿材料包括：包括层叠的具有正电荷的第一层和具有负电荷的第二层的层状金属氧化物、从所述层状金属氧化物剥落的单层纳米片、多个所述单层纳米片的纳米片层叠体、或其组合，其中所述二维钙钛矿材料以大于或等于约80体积％的量包括具有二维晶体结构的第一相，基于100体积％的所述二维钙钛矿材料，和所述二维钙钛矿材料由化学式1表示。

公开(公告)号：CN112018126A

公开(公告)日：2020-12-01

申请号：CN202010418871.0

申请日：2020-05-18

Applicant: 三星电子株式会社

Inventor： 崔恩荣 ,  金亨俊 ,  李洙衡 ,  赵容锡

IPC: H01L27/1157 ,  H01L27/11582

Abstract: 提供了一种三维半导体装置及其制造方法，所述三维半导体装置包括顺序地堆叠在基底上的多个第一栅电极、位于所述多个第一栅电极上的第二栅电极、延伸穿过第二栅电极的一部分和所述多个第一栅电极的第一沟道结构、位于第一沟道结构的侧壁上并且其上表面位于比第一沟道结构的顶端高的水平处的掩埋绝缘图案、延伸穿过第二栅电极的剩余部分的第二沟道结构以及位于第二沟道结构的侧壁上的掩埋导电图案，第二沟道结构连接到第一沟道结构。

公开(公告)号：CN111863825A

公开(公告)日：2020-10-30

申请号：CN202010234941.7

申请日：2020-03-30

Applicant: 三星电子株式会社

Inventor： 孙龙勋 ,  金亨俊 ,  李炫姃

IPC: H01L27/11521 ,  H01L27/11551 ,  H01L27/11568 ,  H01L27/11578

Abstract: 公开了半导体存储器件及其制造方法。该半导体存储器件包括：第一半导体图案，在衬底上并包括彼此背对的第一端和第二端；第一导电线，在该第一端和该第二端之间、与该第一半导体图案的侧表面相邻并垂直于衬底的顶表面；第二导电线，与第一半导体图案的第一端接触，与第一导电线间隔开，并平行于衬底的顶表面；以及数据存储图案，与第一半导体图案的第二端接触。第一导电线具有与第一半导体图案的侧表面相邻地突出的突起。

公开(公告)号：CN107872702B

公开(公告)日：2020-10-30

申请号：CN201710887972.0

申请日：2017-09-27

Applicant: 三星电子株式会社

Inventor： 李海光 ,  金亨俊 ,  石冬棆 ,  咸喆熙

IPC: H04N21/422 ,  H04N21/4363

Abstract: 提供一种用于控制外围设备的显示装置及其方法。所述方法可以包括：向遥控器发送开启外围设备的第一开启信号；测量显示装置向遥控器发送第一开启信号的第一时间与显示装置响应于第一开启信号开始从外围设备接收到内容的第二时间之间的时间间隔；以及将测量的时间间隔设置为确定是否从外围设备接收到内容的阈值时间。

公开(公告)号：CN111106117A

公开(公告)日：2020-05-05

申请号：CN201910909872.2

申请日：2019-09-25

Applicant: 三星电子株式会社

Inventor： 崔恩荣 ,  金亨俊 ,  池正根

IPC: H01L27/11517 ,  H01L29/788

Abstract: 本发明提供一种制造半导体器件的方法，该方法被如下提供。形成孔以穿过初始第一模层和初始第二模层以分别形成在垂直于下部结构的垂直方向上交替地堆叠在下部结构上的第一模层和第二模层。沿着孔的侧表面部分地蚀刻第一模层，以形成凹陷区域和凹陷的第一模层。在凹陷区域中形成第三模层以形成层间绝缘层，使得每个层间绝缘层包括在垂直方向上位于相同水平的对应的第三模层和对应的凹陷的第一模层。在孔中形成第一电介质层以覆盖彼此堆叠的第三模层和第二模层。在第一电介质层上形成信息存储图案。

公开(公告)号：CN108807385A

公开(公告)日：2018-11-13

申请号：CN201810287923.8

申请日：2018-04-03

Applicant: 三星电子株式会社

Inventor： 赵容锡 ,  金亨俊 ,  金重浩 ,  罗重渊 ,  金毕奥 ,  安宰永 ,  吴其龙 ,  李圣海

IPC: H01L27/108 ,  H01L21/8242 ,  H01L27/11568 ,  H01L27/11573

Abstract: 一种用于制造半导体器件的方法，所述方法包括：在衬底上形成模制结构，使得模制结构包括交替且重复地层叠的层间绝缘膜和牺牲膜；形成穿过模制结构的沟道孔；在沟道孔内形成垂直沟道结构；通过去除牺牲膜来暴露出层间绝缘膜的表面；沿层间绝缘膜的表面形成氧化铝膜；在氧化铝膜上形成连续膜；以及对连续膜进行氮化以形成TiN膜。

公开(公告)号：CN107770470A

公开(公告)日：2018-03-06

申请号：CN201710699816.1

申请日：2017-08-16

Applicant: 三星电子株式会社

Inventor： 金智源 ,  金亨俊 ,  吴星教 ,  咸喆熙 ,  许原硕 ,  裵至贤 ,  李海光 ,  石冬棆

IPC: H04N5/765 ,  H04N21/4363 ,  H04N21/443

CPC classification number: H04N5/232 ,  H04N1/00206 ,  H04N1/00233 ,  H04N5/4403 ,  H04N5/63 ,  H04N21/43635 ,  H04N21/4367 ,  H04N21/44227 ,  H04N5/765 ,  H04N21/4432

Abstract: 显示设备包括连接至一个或多个外围设备的第一通信单元、与远程控制器通信的第二通信单元以及处理器。如果处理器通过第二通信单元响应于通电指令而初始化，则处理器验证一个或多个外围设备之中被选为提供视频信号和音频信号中的至少一种源的源设备的第一外围设备在第一阈值时间内是否通电。如果第一外围设备在第一阈值时间内未通电，则处理器通过第二通信单元向远程控制器传输允许远程控制器使第一外围设备通电的通电请求。