公开(公告)号：CN110718552A

公开(公告)日：2020-01-21

申请号：CN201910211674.9

申请日：2019-03-20

Applicant: 三星电子株式会社

Inventor： 崔恩荣 ,  金亨俊 ,  B.金 ,  金侑瞋 ,  池正根

IPC: H01L27/11551 ,  H01L27/11578

Abstract: 本发明公开了包括具有局部扩大的沟道孔的半导体器件，该半导体器件包括在衬底上的下堆叠结构、在下堆叠结构上的上堆叠结构以及在穿过上堆叠结构和下堆叠结构形成的沟道孔中的沟道结构。沟道孔包括在下堆叠结构中的下沟道孔、在上堆叠结构中的上沟道孔、以及与下堆叠结构和上堆叠结构之间的界面相邻的局部延伸部分。局部延伸部分与下沟道孔和上沟道孔流体连通。局部延伸部分的横向宽度可以大于与局部延伸部分相邻的上沟道孔的横向宽度，并大于与局部延伸部分相邻的上沟道孔的横向宽度。

公开(公告)号：CN112310110B

公开(公告)日：2025-01-24

申请号：CN202010744122.7

申请日：2020-07-29

Applicant: 三星电子株式会社

Inventor： 金斐悟 ,  金侑瞋 ,  南泌旭 ,  孙荣鲜 ,  安敬源 ,  尹柱美 ,  张祐赈

IPC: H10B43/35 ,  H10B43/27 ,  H10D30/69

Abstract: 一种垂直存储器装置包括：沟道，其在衬底上在垂直方向上延伸；电荷存储结构，其在沟道的外侧壁上并且包括在水平方向上顺序地堆叠的隧道绝缘图案、电荷俘获图案和第一阻挡图案；以及在垂直方向上彼此间隔开的栅电极，每一个栅电极围绕电荷存储结构。电荷存储结构包括电荷俘获图案，每一个电荷俘获图案在水平方向上面向栅电极之一。每一个电荷俘获图案的面向隧道绝缘图案的内侧壁在垂直方向上的长度小于其面向第一阻挡图案的外侧壁在垂直方向上的长度。

公开(公告)号：CN110931502A

公开(公告)日：2020-03-27

申请号：CN201910836966.1

申请日：2019-09-05

Applicant: 三星电子株式会社

Inventor： 梁在贤 ,  金斐悟 ,  金侑瞋 ,  安敬源 ,  龙秀兼 ,  池正根 ,  千颍准

IPC: H01L27/11582 ,  H01L27/11573

Abstract: 提供了一种三维半导体存储器装置。该装置可以包括在包括单元阵列区和连接区的基底上的第一堆叠结构、在第一堆叠结构上的第二堆叠结构、在单元阵列区上并且穿透第一堆叠结构并使基底和第二堆叠结构的底表面暴露的第一竖直沟道孔、在单元阵列区上并且穿透第二堆叠结构并使第一竖直沟道孔暴露的第二竖直沟道孔以及放置在第一竖直沟道孔中并且与第二堆叠结构的底表面相邻的缓冲图案，第二竖直沟道孔的底部直径小于第一竖直沟道孔的顶部直径。

公开(公告)号：CN110931502B

公开(公告)日：2024-10-29

申请号：CN201910836966.1

申请日：2019-09-05

Applicant: 三星电子株式会社

Inventor： 梁在贤 ,  金斐悟 ,  金侑瞋 ,  安敬源 ,  龙秀兼 ,  池正根 ,  千颍准

IPC: H10B43/27 ,  H10B43/40

Abstract: 提供了一种三维半导体存储器装置。该装置可以包括在包括单元阵列区和连接区的基底上的第一堆叠结构、在第一堆叠结构上的第二堆叠结构、在单元阵列区上并且穿透第一堆叠结构并使基底和第二堆叠结构的底表面暴露的第一竖直沟道孔、在单元阵列区上并且穿透第二堆叠结构并使第一竖直沟道孔暴露的第二竖直沟道孔以及放置在第一竖直沟道孔中并且与第二堆叠结构的底表面相邻的缓冲图案，第二竖直沟道孔的底部直径小于第一竖直沟道孔的顶部直径。

公开(公告)号：CN116456724A

公开(公告)日：2023-07-18

申请号：CN202310008233.5

申请日：2023-01-04

Applicant: 三星电子株式会社

Inventor： 李同规 ,  金侑瞋 ,  延国贤

IPC: H10B43/35 ,  H10B43/40 ,  H10B43/50 ,  H10B43/20

Abstract: 一种半导体存储器装置包括：第一衬底，其限定单元阵列区；模制结构，其包括按次序间隔开并且按照台阶形式堆叠在第一衬底上的多个栅电极；以及沟道孔，其限定为在垂直于第一衬底的上表面的竖直方向上穿过单元阵列区上的多个栅电极。所述装置包括沿着沟道孔的侧壁和底表面的信息储存层，信息储存层包括沿着沟道孔的侧壁和底表面的阻挡绝缘层、阻挡绝缘层上的电荷储存层和隧穿绝缘层。所述装置包括沟道孔内的信息储存层上的沟道层以及布置为填充沟道层上的沟道孔的绝缘图案。

公开(公告)号：CN112310110A

公开(公告)日：2021-02-02

申请号：CN202010744122.7

申请日：2020-07-29

Applicant: 三星电子株式会社

Inventor： 金斐悟 ,  金侑瞋 ,  南泌旭 ,  孙荣鲜 ,  安敬源 ,  尹柱美 ,  张祐赈

IPC: H01L27/1157 ,  H01L27/11582 ,  H01L29/792

Abstract: 一种垂直存储器装置包括：沟道，其在衬底上在垂直方向上延伸；电荷存储结构，其在沟道的外侧壁上并且包括在水平方向上顺序地堆叠的隧道绝缘图案、电荷俘获图案和第一阻挡图案；以及在垂直方向上彼此间隔开的栅电极，每一个栅电极围绕电荷存储结构。电荷存储结构包括电荷俘获图案，每一个电荷俘获图案在水平方向上面向栅电极之一。每一个电荷俘获图案的面向隧道绝缘图案的内侧壁在垂直方向上的长度小于其面向第一阻挡图案的外侧壁在垂直方向上的长度。