公开(公告)号：CN103681806B

公开(公告)日：2018-07-06

申请号：CN201310412779.3

申请日：2013-09-11

Applicant: 三星电子株式会社

Inventor： 朴洸珉 ,  金秉柱 ,  尹柱美 ,  安宰永

IPC: H01L27/11582 ,  H01L27/11556 ,  H01L29/788 ,  H01L29/792 ,  H01L29/423

CPC classification number: H01L27/11582 ,  H01L27/11556 ,  H01L29/42332 ,  H01L29/7889 ,  H01L29/7926

Abstract: 本发明提供了一种半导体装置和一种制造该半导体装置的方法。所述半导体装置具有竖直沟道并包括：第一隧道绝缘层，邻近于阻挡绝缘层；第三隧道绝缘层，邻近于沟道柱；第二隧道绝缘层，位于第一隧道绝缘层和第三隧道绝缘层之间。第三隧道绝缘层的能带间隙小于第一隧道绝缘层的能带间隙并大于第二隧道绝缘层的能带间隙。

公开(公告)号：CN112310110B

公开(公告)日：2025-01-24

申请号：CN202010744122.7

申请日：2020-07-29

Applicant: 三星电子株式会社

Inventor： 金斐悟 ,  金侑瞋 ,  南泌旭 ,  孙荣鲜 ,  安敬源 ,  尹柱美 ,  张祐赈

IPC: H10B43/35 ,  H10B43/27 ,  H10D30/69

Abstract: 一种垂直存储器装置包括：沟道，其在衬底上在垂直方向上延伸；电荷存储结构，其在沟道的外侧壁上并且包括在水平方向上顺序地堆叠的隧道绝缘图案、电荷俘获图案和第一阻挡图案；以及在垂直方向上彼此间隔开的栅电极，每一个栅电极围绕电荷存储结构。电荷存储结构包括电荷俘获图案，每一个电荷俘获图案在水平方向上面向栅电极之一。每一个电荷俘获图案的面向隧道绝缘图案的内侧壁在垂直方向上的长度小于其面向第一阻挡图案的外侧壁在垂直方向上的长度。

公开(公告)号：CN117116904A

公开(公告)日：2023-11-24

申请号：CN202310584022.6

申请日：2023-05-23

Applicant: 三星电子株式会社

Inventor： 朴庆训 ,  白寅焕 ,  白在馥 ,  韩智勋 ,  金承允 ,  金希锡 ,  朴炳在 ,  安钟善 ,  尹柱美

IPC: H01L23/528 ,  H01L23/522 ,  H10B41/20 ,  H10B41/35 ,  H10B41/41 ,  H10B43/20 ,  H10B43/35 ,  H10B43/40 ,  G11C5/06

Abstract: 本发明公开了一种半导体器件以及包括该半导体器件的数据存储系统，该半导体器件包括：第一半导体结构，包括第一基板、在第一基板上的电路器件、以及连接到电路器件的下互连结构；以及在第一半导体结构上的第二半导体结构。第二半导体结构可以包括：具有第一区和第二区的第二基板；延伸穿过第二基板的基板绝缘层；延伸穿过基板绝缘层的着陆焊盘；栅电极，每个栅电极在第二区上具有拥有暴露的上表面的栅极焊盘区；以及栅极接触插塞，延伸穿过至少一个栅电极的栅极焊盘区并延伸到着陆焊盘中。着陆焊盘可以包括被基板绝缘层的内侧表面围绕的焊盘部分以及从焊盘部分延伸到下互连结构的通路部分。

公开(公告)号：CN103681806A

公开(公告)日：2014-03-26

申请号：CN201310412779.3

申请日：2013-09-11

Applicant: 三星电子株式会社

Inventor： 朴洸珉 ,  金秉柱 ,  尹柱美 ,  安宰永

IPC: H01L29/51 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792 ,  H01L21/8247 ,  H01L21/28

CPC classification number: H01L27/11582 ,  H01L27/11556 ,  H01L29/42332 ,  H01L29/7889 ,  H01L29/7926 ,  H01L29/1033

Abstract: 本发明提供了一种半导体装置和一种制造该半导体装置的方法。所述半导体装置具有竖直沟道并包括：第一隧道绝缘层，邻近于阻挡绝缘层；第三隧道绝缘层，邻近于沟道柱；第二隧道绝缘层，位于第一隧道绝缘层和第三隧道绝缘层之间。第三隧道绝缘层的能带间隙小于第一隧道绝缘层的能带间隙并大于第二隧道绝缘层的能带间隙。

公开(公告)号：CN118660458A

公开(公告)日：2024-09-17

申请号：CN202311848106.2

申请日：2023-12-29

Applicant: 三星电子株式会社

Inventor： 严暻植 ,  金仁镐 ,  金灿圭 ,  尹柱美 ,  李宁浩 ,  D·郑 ,  洪源基

IPC: H10B43/27 ,  H10B43/35 ,  H10B43/50 ,  H10B41/27 ,  H10B41/35 ,  H10B41/50

Abstract: 提供了一种半导体装置及其制造方法和一种电子系统。该半导体装置包括单元区，其中单元区包括：单元阵列区；邻近于单元阵列区的连接区；包括多个栅电极的栅极堆叠结构，其中栅极堆叠结构包括上结构和下结构；穿过单元阵列区中的栅极堆叠结构的多个沟道结构；以及穿过连接区中的栅极堆叠结构的多个栅极接触部分，其中，单元阵列区中的底部栅电极在上结构的底部中并且邻近于多个沟道结构中的沟道结构，并且其中，连接区中的底部绝缘部分在上结构的底部中并且邻近于多个栅极接触部分中的栅极接触部分。

公开(公告)号：CN112310110A

公开(公告)日：2021-02-02

申请号：CN202010744122.7

申请日：2020-07-29

Applicant: 三星电子株式会社

Inventor： 金斐悟 ,  金侑瞋 ,  南泌旭 ,  孙荣鲜 ,  安敬源 ,  尹柱美 ,  张祐赈

IPC: H01L27/1157 ,  H01L27/11582 ,  H01L29/792

Abstract: 一种垂直存储器装置包括：沟道，其在衬底上在垂直方向上延伸；电荷存储结构，其在沟道的外侧壁上并且包括在水平方向上顺序地堆叠的隧道绝缘图案、电荷俘获图案和第一阻挡图案；以及在垂直方向上彼此间隔开的栅电极，每一个栅电极围绕电荷存储结构。电荷存储结构包括电荷俘获图案，每一个电荷俘获图案在水平方向上面向栅电极之一。每一个电荷俘获图案的面向隧道绝缘图案的内侧壁在垂直方向上的长度小于其面向第一阻挡图案的外侧壁在垂直方向上的长度。