公开(公告)号：CN1825592A

公开(公告)日：2006-08-30

申请号：CN200610009420.1

申请日：2006-02-22

Applicant: 三星电子株式会社

Inventor： 曹盛纯 ,  金建秀 ,  崔定赫 ,  赵相渊

IPC: H01L27/105 ,  H01L23/52 ,  H01L21/8239 ,  H01L21/768

CPC classification number: H01L27/105 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11526 ,  H01L27/11529

Abstract: 在实施例中，存储器件包括具有单元阵列区和外围电路区的半导体衬底。包括位线接触插塞、公共源线、外围栅互连接触插塞、以及外围金属互连接触插塞的插塞由通过相同工艺的导电层构成。同样，包括直接连接到插塞的位线、单元金属互连、外围栅互连和外围金属互连的金属互连通过相同工艺的金属层构成。因此，简化了包括插塞和金属互连的互连结构，并因此简化了它们的形成过程。

公开(公告)号：CN110544696A

公开(公告)日：2019-12-06

申请号：CN201910744071.5

申请日：2015-05-26

Applicant: 三星电子株式会社

Inventor： 郑元皙 ,  李俊熙 ,  金建秀 ,  李淳永

IPC: H01L27/11565 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582 ,  H01L21/336 ,  H01L29/78

Abstract: 提供了存储器装置和制造存储器装置的方法，所述存储器装置包括：多个栅电极层，堆叠在基底的上表面上；多个通道，在垂直于基底的上表面的方向上延伸穿过所述多个栅电极层；多个电路元件，设置在所述多个栅电极层的外围区域中；以及层间绝缘层，包括仅设置在外围区域中并覆盖所述多个电路元件的第一层间绝缘层以及覆盖第一层间绝缘层和所述多个栅电极层的至少一部分的第二层间绝缘层。

公开(公告)号：CN102024822A

公开(公告)日：2011-04-20

申请号：CN201010283670.0

申请日：2010-09-15

Applicant: 三星电子株式会社

Inventor： 朴允文 ,  金建秀 ,  辛镇铉 ,  沈载煌

IPC: H01L27/115 ,  H01L27/02 ,  H01L27/06 ,  H01L21/8247

CPC classification number: H01L27/11531 ,  H01L27/11526 ,  H01L28/20 ,  H01L28/24

Abstract: 本申请提供了一种包括电阻器的半导体器件及其制造方法的实施例。该半导体器件包括：模型图案，被布置在半导体衬底上以限定沟槽；电阻图案，包括本体区以及第一接触区和第二接触区，本体区覆盖沟槽的底部和侧壁，第一接触区和第二接触区分别在模型图案的上表面上从本体区开始延伸；以及第一线和第二线，分别接触第一接触区和第二接触区。

公开(公告)号：CN105280560A

公开(公告)日：2016-01-27

申请号：CN201510276296.4

申请日：2015-05-26

Applicant: 三星电子株式会社

Inventor： 郑元皙 ,  李俊熙 ,  金建秀 ,  李淳永

IPC: H01L21/8247 ,  H01L21/8239

Abstract: 提供了一种制造存储器装置的方法以及制造电子装置的方法，所述制造存储器装置的方法包括：设置基底；在单元区域中形成沿垂直于基底的上表面的方向延伸的通道、交替地堆叠在基底上以邻近于通道的多个栅电极层和多个绝缘层；在设置在单元区域的外围的外围电路区域处的基底上形成多个电路元件；以及在位于单元区域和外围电路区域中的基底上形成层间绝缘层，层间绝缘层包括覆盖所述多个电路元件和所述多个栅电极层的至少一部分的第一(底)层间绝缘层以及设置在第一层间绝缘层上的第二(顶)层间绝缘层。

公开(公告)号：CN102376566B

公开(公告)日：2015-06-10

申请号：CN201110238814.5

申请日：2011-08-19

Applicant: 三星电子株式会社

Inventor： 金钟赫 ,  金建秀 ,  申光植 ,  白贤喆 ,  曹盛纯 ,  尹永培 ,  朴正桓

IPC: H01L21/321 ,  H01L21/311 ,  G03F7/00

CPC classification number: H01L21/31144 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/76816

Abstract: 本发明提供一种形成用于半导体器件的图案结构的方法。在形成图案结构的方法中，半导体器件的节点分离线的切除部分通过利用牺牲掩模图案的连接部分和掩模图案的双图案化工艺形成，从而改善对准裕度。掩模图案与牺牲掩模图案之间的对准裕度提高至牺牲掩模图案的连接部分的长度的量。邻近节点分离线的线包括朝向分离线的切除部分突出的突出部分。

公开(公告)号：CN102376566A

公开(公告)日：2012-03-14

申请号：CN201110238814.5

申请日：2011-08-19

Applicant: 三星电子株式会社

Inventor： 金钟赫 ,  金建秀 ,  申光植 ,  白贤喆 ,  曹盛纯 ,  尹永培 ,  朴正桓

IPC: H01L21/321 ,  H01L21/311 ,  G03F7/00

CPC classification number: H01L21/31144 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/76816

Abstract: 本发明提供一种形成用于半导体器件的图案结构的方法。在形成图案结构的方法中，半导体器件的节点分离线的切除部分通过利用牺牲掩模图案的连接部分和掩模图案的双图案化工艺形成，从而改善对准裕度。掩模图案与牺牲掩模图案之间的对准裕度提高至牺牲掩模图案的连接部分的长度的量。邻近节点分离线的线包括朝向分离线的切除部分突出的突出部分。

公开(公告)号：CN102024779A

公开(公告)日：2011-04-20

申请号：CN201010282946.3

申请日：2010-09-15

Applicant: 三星电子株式会社

Inventor： 沈载煌 ,  李宰翰 ,  闵在豪 ,  金建秀

IPC: H01L23/498

CPC classification number: H01L21/76802 ,  H01L21/0334 ,  H01L21/0337 ,  H01L21/3081 ,  H01L21/311 ,  H01L21/31144 ,  H01L21/32139 ,  H01L21/76816 ,  H01L23/528 ,  H01L27/11521 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件中的图案结构及其形成方法。该图案结构包括延伸线和与该延伸线的端部连接的焊垫。该焊垫可具有比该延伸线的宽度更大的宽度。该焊垫包括从该焊垫的侧部延伸的突出部分。该图案结构可通过简化的工艺形成且可用于需要微小图案和焊垫的各种半导体器件中。

公开(公告)号：CN110544696B

公开(公告)日：2023-10-13

申请号：CN201910744071.5

申请日：2015-05-26

Applicant: 三星电子株式会社

Inventor： 郑元皙 ,  李俊熙 ,  金建秀 ,  李淳永

IPC: H10B43/10 ,  H10B43/35 ,  H10B43/40 ,  H10B43/50 ,  H10B43/27 ,  H01L21/336 ,  H01L29/78

Abstract: 提供了存储器装置和制造存储器装置的方法，所述存储器装置包括：多个栅电极层，堆叠在基底的上表面上；多个通道，在垂直于基底的上表面的方向上延伸穿过所述多个栅电极层；多个电路元件，设置在所述多个栅电极层的外围区域中；以及层间绝缘层，包括仅设置在外围区域中并覆盖所述多个电路元件的第一层间绝缘层以及覆盖第一层间绝缘层和所述多个栅电极层的至少一部分的第二层间绝缘层。

公开(公告)号：CN102024822B

公开(公告)日：2016-03-23

申请号：CN201010283670.0

申请日：2010-09-15

Applicant: 三星电子株式会社

Inventor： 朴允文 ,  金建秀 ,  辛镇铉 ,  沈载煌

IPC: H01L27/115 ,  H01L27/02 ,  H01L27/06 ,  H01L21/8247

CPC classification number: H01L27/11531 ,  H01L27/11526 ,  H01L28/20 ,  H01L28/24

Abstract: 本申请提供了一种包括电阻器的半导体器件及其制造方法的实施例。该半导体器件包括：模型图案，被布置在半导体衬底上以限定沟槽；电阻图案，包括本体区以及第一接触区和第二接触区，本体区覆盖沟槽的底部和侧壁，第一接触区和第二接触区分别在模型图案的上表面上从本体区开始延伸；以及第一线和第二线，分别接触第一接触区和第二接触区。

公开(公告)号：CN102024779B

公开(公告)日：2014-12-31

申请号：CN201010282946.3

申请日：2010-09-15

Applicant: 三星电子株式会社

Inventor： 沈载煌 ,  李宰翰 ,  闵在豪 ,  金建秀

IPC: H01L23/498

CPC classification number: H01L21/76802 ,  H01L21/0334 ,  H01L21/0337 ,  H01L21/3081 ,  H01L21/311 ,  H01L21/31144 ,  H01L21/32139 ,  H01L21/76816 ,  H01L23/528 ,  H01L27/11521 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件中的图案结构及其形成方法。该图案结构包括延伸线和与该延伸线的端部连接的焊垫。该焊垫可具有比该延伸线的宽度更大的宽度。该焊垫包括从该焊垫的侧部延伸的突出部分。该图案结构可通过简化的工艺形成且可用于需要微小图案和焊垫的各种半导体器件中。