公开(公告)号：CN119629994A

公开(公告)日：2025-03-14

申请号：CN202411268622.2

申请日：2024-09-11

Applicant: 三星电子株式会社

Inventor： 安钟善 ,  金贤珠 ,  沈载煌 ,  李瑟妃

IPC: H10B41/27 ,  H10B41/30 ,  H10B41/40 ,  H10B43/27 ,  H10B43/30 ,  H10B43/40 ,  H01L23/528

Abstract: 一种半导体器件包括栅电极结构、存储器沟道结构和接触插塞。栅电极结构包括在垂直于基板的上表面的第一方向上在基板上顺序堆叠并彼此间隔开的栅电极。每个栅电极在基本上平行于基板的上表面的第二方向上延伸。存储器沟道结构延伸穿过栅电极结构。接触插塞部分地延伸穿过栅电极结构以接触栅电极当中的第一栅电极的上表面。接触插塞与第一栅电极上方的第二栅电极电绝缘。接触插塞的至少一部分具有在第一方向上从其顶部朝向底部以阶梯方式减小的宽度。

公开(公告)号：CN117641915A

公开(公告)日：2024-03-01

申请号：CN202311087691.9

申请日：2023-08-28

Applicant: 三星电子株式会社

Inventor： 金承允 ,  金斗铉 ,  金贤珠 ,  金希锡 ,  朴芮珍 ,  沈载煌 ,  安钟善

IPC: H10B41/27 ,  H10B41/35 ,  H10B43/27 ,  H10B43/35

Abstract: 一种半导体装置，包括：衬底上的下电路图案；下电路图案上的共源极板(CSP)；栅电极结构，其包括在CSP上沿基本上垂直于衬底的上表面的第一方向彼此间隔开的栅电极，栅电极中的每一个在基本上平行于衬底的上表面的第二方向上延伸；第一绝缘图案结构，其位于CSP的在第二方向上与栅电极结构相邻的部分上；第一划分图案，其在CSP上沿第三方向延伸，第三方向基本上平行于衬底的上表面并且与第二方向交叉，第一划分图案延伸穿过栅电极结构的与第一绝缘图案结构相邻的部分并且在第二方向上分离栅电极结构。

公开(公告)号：CN101174579B

公开(公告)日：2011-09-28

申请号：CN200710166864.0

申请日：2007-10-23

Applicant: 三星电子株式会社

Inventor： 权城铉 ,  沈载煌 ,  郭东华 ,  金周泳

IPC: H01L21/768 ,  H01L21/311

Abstract: 示例性地公开了一种制造具有精细接触孔的半导体的方法。该方法包括在半导体衬底上形成限定有源区的隔离层。在具有隔离层的半导体衬底上形成层间电介质层。在所述层间电介质层上形成第一模塑图案。还形成第二模塑图案，其位于所述第一模塑图案之间并与其相间隔开。形成包围第一模塑图案和第二模塑图案的侧壁的掩模图案。通过去除第一模塑图案和第二模塑图案来形成开口。通过利用掩模图案作为蚀刻掩模来蚀刻层间电介质层，来形成接触孔。

公开(公告)号：CN101728332A

公开(公告)日：2010-06-09

申请号：CN200910207744.X

申请日：2009-10-22

Applicant: 三星电子株式会社

Inventor： 李宁浩 ,  沈载煌 ,  朴尚容 ,  朴载宽

IPC: H01L21/8247 ,  H01L21/311 ,  H01L21/768 ,  H01L27/115 ,  G03F1/14

CPC classification number: H01L27/0207 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/3081 ,  H01L21/3086 ,  H01L21/32139 ,  H01L21/76229 ,  H01L23/544 ,  H01L27/1052 ,  H01L27/11519 ,  H01L27/11526 ,  H01L27/11529 ,  H01L2924/0002 ,  H01L2924/14 ,  H01L2924/00

Abstract: 本发明提供了一种在集成电路器件中形成精细图案的方法。一种制造集成电路器件的方法包括分别在特征层的第一和第二区域上形成第一和第二掩模结构。每个掩模结构包括双掩模图案和蚀刻掩模图案。各向同性蚀刻第一和第二掩模结构的蚀刻掩模图案，以从第一掩模结构移除蚀刻掩模图案并保留蚀刻掩模图案在第二掩模结构上的至少一部分。在第一和第二掩模结构的相对侧壁上形成间隔物。采用蚀刻掩模图案在第二掩模结构上的部分作为掩模将第一掩模结构从第一区域的间隔物之间选择性地移除，以分别在第一和第二区域中限定第一和第二掩模图案。分别采用第一和第二掩模图案作为掩模来图案化特征层以在第一区域上限定第一特征并在第二区域上限定第二特征。

公开(公告)号：CN101562125A

公开(公告)日：2009-10-21

申请号：CN200810173457.7

申请日：2008-11-14

Applicant: 三星电子株式会社

Inventor： 沈载煌 ,  朴尚容 ,  李宁浩

IPC: H01L21/00 ,  H01L21/033

CPC classification number: H01L27/11573 ,  H01L21/0337 ,  H01L21/32139 ,  H01L27/11526 ,  H01L27/11548 ,  H01L27/11575

Abstract: 本发明提供一种形成半导体器件的精细图案的方法，其中单元阵列区域内形成的多个导线和将导线连接到外围电路的接触垫整体形成。此方法中，在包括待蚀刻膜的衬底上单元块内形成均包括沿第一方向延伸的第一部分和与第一部分整体形成并沿第二方向延伸的第二部分的多个模型掩模图案。在衬底上形成覆盖每个模型掩模图案的侧壁和上表面的第一掩模层。通过部分去除第一掩模层形成第一掩模图案，从而保留第一掩模层的第一区域并去除第一掩模层的第二区域。第一掩模层的第一区域位于多个模型掩模图案中相邻模型掩模图案之间而覆盖相邻模型掩模图案的侧壁，而第一掩模层的第二区域覆盖多个模型掩模图案的侧壁与模型掩模图案块的最外侧壁对应的部分。

公开(公告)号：CN107785375A

公开(公告)日：2018-03-09

申请号：CN201710706226.7

申请日：2017-08-17

Applicant: 三星电子株式会社

Inventor： 金东垣 ,  朴凤泰 ,  成晧准 ,  沈载煌 ,  全政勋

IPC: H01L27/11524 ,  H01L27/1157

CPC classification number: H01L27/1157 ,  H01L21/0273 ,  H01L21/26513 ,  H01L21/28088 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/32133 ,  H01L21/823418 ,  H01L21/823456 ,  H01L21/823468 ,  H01L27/11524 ,  H01L27/11534 ,  H01L27/11573 ,  H01L29/4966

Abstract: 本申请提供非易失性半导体装置及其制造方法，所述方法包括，形成第一栅极结构、第二栅极结构和第三栅极结构，其中第二栅极结构和第三栅极结构包括形成在第二栅极结构的侧壁和第三栅极结构的侧壁上的第一间隔件结构和第二间隔件结构。通过离子注入形成杂质区，并且在离子注入期间第一间隔件结构遮挡第二栅极结构和第三栅极结构。第二间隔件结构限定所得的杂质区。

公开(公告)号：CN101764122B

公开(公告)日：2014-11-05

申请号：CN200910266337.6

申请日：2009-12-24

Applicant: 三星电子株式会社

Inventor： 朴荣周 ,  闵在豪 ,  金明哲 ,  金东灿 ,  沈载煌

IPC: H01L23/522 ,  H01L23/482 ,  H01L27/115 ,  H01L21/768 ,  H01L21/60 ,  H01L21/8247

CPC classification number: H01L23/528 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/32139 ,  H01L23/522 ,  H01L27/0207 ,  H01L27/11519 ,  H01L27/11531 ,  H01L27/11548 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种具有窄导线图案的半导体装置及其形成方法，其中使用双图案化，多个图案同时形成为具有不同宽度且某些区域的图案密度增加。该半导体装置包括多条导线，每条导线包括第一线部分和第二线部分，其中第一线部分沿第一方向在基板上延伸，第二线部分从所述第一线部分的一端沿第二方向延伸，并且第一方向与第二方向不同；多个接触垫，每个接触垫经由相应导线的第二线部分与多条导线中的相应导线相连；以及多条虚设导线，每条虚设导线包括第一虚设部分，该第一虚设部分沿第二方向从多个接触垫的相应接触垫平行于相应第二线部分延伸。

公开(公告)号：CN101728332B

公开(公告)日：2014-06-04

申请号：CN200910207744.X

申请日：2009-10-22

Applicant: 三星电子株式会社

Inventor： 李宁浩 ,  沈载煌 ,  朴尚容 ,  朴载宽

IPC: H01L21/033 ,  H01L21/8239 ,  H01L21/308 ,  H01L21/3213 ,  H01L23/544 ,  H01L21/762 ,  H01L27/02 ,  H01L27/115

CPC classification number: H01L27/0207 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/3081 ,  H01L21/3086 ,  H01L21/32139 ,  H01L21/76229 ,  H01L23/544 ,  H01L27/1052 ,  H01L27/11519 ,  H01L27/11526 ,  H01L27/11529 ,  H01L2924/0002 ,  H01L2924/14 ,  H01L2924/00

Abstract: 本发明提供了一种在集成电路器件中形成精细图案的方法。一种制造集成电路器件的方法包括分别在特征层的第一和第二区域上形成第一和第二掩模结构。每个掩模结构包括双掩模图案和蚀刻掩模图案。各向同性蚀刻第一和第二掩模结构的蚀刻掩模图案，以从第一掩模结构移除蚀刻掩模图案并保留蚀刻掩模图案在第二掩模结构上的至少一部分。在第一和第二掩模结构的相对侧壁上形成间隔物。采用蚀刻掩模图案在第二掩模结构上的部分作为掩模将第一掩模结构从第一区域的间隔物之间选择性地移除，以分别在第一和第二区域中限定第一和第二掩模图案。分别采用第一和第二掩模图案作为掩模来图案化特征层以在第一区域上限定第一特征并在第二区域上限定第二特征。

公开(公告)号：CN102024779A

公开(公告)日：2011-04-20

申请号：CN201010282946.3

申请日：2010-09-15

Applicant: 三星电子株式会社

Inventor： 沈载煌 ,  李宰翰 ,  闵在豪 ,  金建秀

IPC: H01L23/498

CPC classification number: H01L21/76802 ,  H01L21/0334 ,  H01L21/0337 ,  H01L21/3081 ,  H01L21/311 ,  H01L21/31144 ,  H01L21/32139 ,  H01L21/76816 ,  H01L23/528 ,  H01L27/11521 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件中的图案结构及其形成方法。该图案结构包括延伸线和与该延伸线的端部连接的焊垫。该焊垫可具有比该延伸线的宽度更大的宽度。该焊垫包括从该焊垫的侧部延伸的突出部分。该图案结构可通过简化的工艺形成且可用于需要微小图案和焊垫的各种半导体器件中。

公开(公告)号：CN101609814A

公开(公告)日：2009-12-23

申请号：CN200910145884.9

申请日：2009-06-17

Applicant: 三星电子株式会社

Inventor： 朴尚容 ,  沈载煌 ,  李宁浩 ,  朴载宽 ,  文庆烈

IPC: H01L21/8232 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L23/528 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/32139 ,  H01L21/76838 ,  H01L21/823456 ,  H01L27/115 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及存储系统的形成方法。在半导体器件的形成方法中，特征层设置在衬底上，掩模层设置在特征层上。去除掩模层在半导体器件的第一区中的部分并保留在半导体器件的第二区中的掩模层，其中在第一区要设置特征层的精细特征，在第二区要设置特征层的宽特征。在第一区中的特征层上及第二区中的掩模层上设置模制掩模图案。设置间隔体层在第一区及第二区中的模制掩模图案上。实施刻蚀工艺以刻蚀间隔体层从而在模制掩模图案的图案特征的侧壁处保留间隔体，及实施刻蚀工艺来刻蚀在第二区中的掩模层以在第二区中设置掩模层图案。利用第二区中的掩模层图案及第一区中的间隔体作为刻蚀掩模来刻蚀特征层。