公开(公告)号：CN114267659A

公开(公告)日：2022-04-01

申请号：CN202110824636.8

申请日：2021-07-20

Applicant: 三星电子株式会社

Inventor： 金东奎 ,  李锡贤 ,  张延镐 ,  张在权

IPC: H01L23/498 ,  H01L25/18

Abstract: 一种半导体封装装置包括第一半导体封装件、第二半导体封装件和位于第一半导体封装件与第二半导体封装件之间的第一连接端子。第一半导体封装件包括：下再分布基板；半导体芯片，位于下再分布基板上；和上再分布基板，横跨半导体芯片与下再分布基板垂直间隔开。上再分布基板包括：电介质层；再分布图案，垂直堆叠在电介质层中，每个再分布图案包括线部分和通路部分；和焊盘，位于最上面的再分布图案上。接合焊盘从电介质层暴露，并且与第一连接端子接触。接合焊盘的直径沿着从上再分布基板的顶表面的中央部分到其顶表面的外围部分的第一方向减小。接合焊盘的厚度沿着第一方向增加。

公开(公告)号：CN110890320A

公开(公告)日：2020-03-17

申请号：CN201910822609.X

申请日：2019-09-02

Applicant: 三星电子株式会社

Inventor： 石敬林 ,  李锡贤

IPC: H01L21/768 ,  H01L23/538

Abstract: 提供了半导体封装件及其制造方法。制造半导体封装件的方法包括：提供半导体芯片；形成再分布基板；以及制造包括设置在所述再分布基板上的所述半导体芯片的封装件。形成所述再分布基板可以包括：在基板上形成第一绝缘层，所述第一绝缘层中形成有第一开口；在所述第一开口中和所述第一绝缘层上形成一体形成的第一再分布图案；在所述第一绝缘层上形成第二绝缘层，以覆盖所述第一再分布图案；以及对所述第二绝缘层执行平坦化工艺，以暴露所述第一再分布图案。

公开(公告)号：CN106531636B

公开(公告)日：2019-04-19

申请号：CN201610801613.4

申请日：2016-09-05

Applicant: 三星电子株式会社

Inventor： 李锡贤 ,  崔允硕 ,  赵泰济 ,  朴镇右

IPC: H01L21/48

Abstract: 提供了制造半导体芯片封装件和制造半导体封装件的方法。制造半导体封装件的方法包括：提供具有第一表面和与第一表面背对的第二表面的封装基底；将第一半导体芯片设置在封装基底上，所述第一半导体芯片具有面对封装基底的第二表面的第一表面、与第一半导体芯片的第一表面背对的第二表面以及从第一半导体芯片的第一表面延伸到第一半导体芯片的第二表面的侧表面；设置覆盖第一半导体芯片的侧表面并且覆盖封装基底的第二表面的模塑层；在第一半导体芯片的侧表面外部设置多个穿过模塑导电通路。穿过模塑导电通路可以在形成模塑层之前形成并且可以贯穿模塑层。穿过模塑导电通路可以延伸超过模塑层的第一表面。

公开(公告)号：CN109087867A

公开(公告)日：2018-12-25

申请号：CN201810607736.3

申请日：2018-06-13

Applicant: 三星电子株式会社

Inventor： 石敬林 ,  柳承官 ,  李锡贤

IPC: H01L21/48 ,  H01L23/498

Abstract: 公开了半导体封装件及其制造方法。制造半导体封装件的方法包括在半导体器件的芯片焊盘上形成覆盖图案。半导体器件包括暴露芯片焊盘的一部分的钝化图案，覆盖图案覆盖芯片焊盘。所述方法还包括在覆盖图案上形成再分布层。形成再分布层的步骤包括：在覆盖图案和钝化图案上形成第一绝缘图案；通过对第一绝缘图案执行曝光工艺和显影工艺来在第一绝缘图案中形成第一开口，其中，所述第一开口暴露覆盖图案的一部分；以及在第一开口中形成再分布图案。

公开(公告)号：CN103165505A

公开(公告)日：2013-06-19

申请号：CN201210530236.7

申请日：2012-12-10

Applicant: 三星电子株式会社

Inventor： 朴辰遇 ,  宋昊建 ,  李锡贤

IPC: H01L21/683 ,  H01L21/60 ,  H01L23/498

CPC classification number: H01L21/568 ,  H01L21/561 ,  H01L23/02 ,  H01L23/04 ,  H01L23/053 ,  H01L23/055 ,  H01L23/057 ,  H01L23/08 ,  H01L23/12 ,  H01L23/13 ,  H01L23/24 ,  H01L23/3128 ,  H01L23/34 ,  H01L23/4926 ,  H01L23/49575 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/24 ,  H01L24/73 ,  H01L24/82 ,  H01L24/96 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/24011 ,  H01L2224/24146 ,  H01L2224/32145 ,  H01L2224/73209 ,  H01L2224/73253 ,  H01L2224/73267 ,  H01L2224/82031 ,  H01L2224/82101 ,  H01L2224/96 ,  H01L2225/06524 ,  H01L2225/06548 ,  H01L2225/06562 ,  H01L2225/06568 ,  H01L2225/06586 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2224/82 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供了制造扇出晶片级封装的方法以及由该方法形成的封装。该扇出晶片级封装包括：至少两个半导体芯片；绝缘层，覆盖第一半导体芯片的部分；模制层，覆盖第二半导体芯片的部分；再分布线图案，在绝缘层中；和/或外部端子，在绝缘层上。第一半导体芯片可以相对于第二半导体芯片堆叠。再分布线图案可以电连接到该至少两个半导体芯片。外部端子可以电连接到再分布线图案。扇出晶片级封装可以包括：至少三个半导体芯片；绝缘层，覆盖第一半导体芯片的部分；模制层，覆盖第二半导体芯片的部分；再分布线图案，在绝缘层中；和/或在绝缘层上的外部端子。第一半导体芯片可以相对于第二半导体芯片堆叠。

公开(公告)号：CN109390296B

公开(公告)日：2023-11-14

申请号：CN201810902543.0

申请日：2018-08-09

Applicant: 三星电子株式会社

Inventor： 石敬林 ,  李锡贤

IPC: H01L23/31 ,  H01L23/485

Abstract: 提供一种半导体封装件及其制造方法。半导体封装件的再分布层的绝缘层可以形成为形成有无机填料的聚合物膜。无机填料可以捕捉反应性材料以抑制和/或基本上防止金属导体(诸如被封装的半导体芯片的芯片焊盘)被所述反应性材料损坏。因此，可以提高半导体封装件的可靠性和耐用性。

公开(公告)号：CN115568096A

公开(公告)日：2023-01-03

申请号：CN202210712336.5

申请日：2022-06-22

Applicant: 三星电子株式会社

Inventor： 金珉呈 ,  金东奎 ,  金钟润 ,  李锡贤 ,  张在权

IPC: H05K1/18

Abstract: 一种半导体封装包括基板、以及提供在基板上的第一半导体器件和第二半导体器件。基板包括：第一电介质层和提供在第一电介质层上的第二电介质层；多条信号线，提供在第一电介质层和第二电介质层之间并将第一半导体器件连接到第二半导体器件；以及提供在第二电介质层上的导电焊盘和导电板。导电焊盘与第一半导体器件或第二半导体器件重叠。导电板与信号线重叠。

公开(公告)号：CN115528009A

公开(公告)日：2022-12-27

申请号：CN202210707893.8

申请日：2022-06-21

Applicant: 三星电子株式会社

Inventor： 裵珉准 ,  李锡贤 ,  金应叫

IPC: H01L25/07 ,  H01L23/31 ,  H01L23/488

Abstract: 公开了半导体封装及其制造方法。一种半导体封装，包括：重分布基板上的半导体芯片。所述重分布基板包括基础介电层和所述基础介电层中的上耦合焊盘。所述上耦合焊盘的顶表面与所述基础介电层的顶表面共面。所述半导体芯片包括：重分布介电层和所述重分布介电层中的重分布芯片焊盘。所述重分布芯片焊盘的顶表面与所述重分布介电层的顶表面共面。所述重分布介电层的顶表面被接合到所述基础介电层的顶表面。所述重分布芯片焊盘被接合到所述上耦合焊盘。所述重分布芯片焊盘和所述上耦合焊盘包括相同的金属材料。所述重分布介电层和所述基础介电层包括光敏聚合物层。

公开(公告)号：CN113270329A

公开(公告)日：2021-08-17

申请号：CN202110046610.5

申请日：2021-01-14

Applicant: 三星电子株式会社

Inventor： 朴正镐 ,  朴镇右 ,  李锡贤 ,  张在权 ,  全光宰

IPC: H01L21/56 ,  H01L23/498

Abstract: 公开了一种用于制造半导体封装件的方法，所述方法包括：在第一载体基底上形成剥离层，其中，剥离层包括第一部分和第二部分，其中，第一部分具有第一厚度，并且第二部分具有比第一厚度厚的第二厚度；在剥离层上形成阻挡层；在阻挡层上形成重新分布层，其中，重新分布层包括布线和绝缘层；将半导体芯片安装在重新分布层上；在重新分布层上形成模制层以至少部分地围绕半导体芯片；将第二载体基底附着到模制层上；去除第一载体基底和剥离层；去除阻挡层；以及将焊球附着到通过去除阻挡层与剥离层的第二部分而暴露的重新分布层上。

公开(公告)号：CN112447696A

公开(公告)日：2021-03-05

申请号：CN202010885240.X

申请日：2020-08-28

Applicant: 三星电子株式会社

Inventor： 金都譓 ,  李锡贤 ,  朴正镐

IPC: H01L25/16 ,  H01L25/00

Abstract: 一种显示模块封装件，包括：半导体芯片；布线构件，其设置在半导体芯片上，包括绝缘层和布线层，并且接触半导体芯片的至少一部分；发光装置阵列，其设置在布线构件上并且包括设置在一个表面上的多个发光装置，其中，布线构件位于半导体芯片与发光装置阵列之间；以及模制构件，其设置在布线构件上，密封发光装置阵列的一部分，并且具有用于使多个发光装置暴露的开口。