-
公开(公告)号：CN109994362A
公开(公告)日：2019-07-09
申请号：CN201811515532.3
申请日：2018-12-11
Applicant: 三星电子株式会社 , 东京毅力科创株式会社
IPC: H01J37/32 , C23C16/455 , C23C16/458
Abstract: 本公开提供了一种半导体处理室。半导体处理室包括：基座，多个晶片设置在基座上；喷头结构，与基座相对并设置为与基座间隔开；多个板，与基座相对并设置为与基座间隔开；以及阻挡结构，设置在多个板之中的彼此相邻设置的板之间，其中，喷头结构与基座之间的距离小于多个板与基座之间的距离，并且阻挡结构与基座之间的距离小于多个板与基座之间的距离。
-
公开(公告)号：CN101529571A
公开(公告)日：2009-09-09
申请号：CN200780038899.4
申请日：2007-10-10
Applicant: 东京毅力科创株式会社
IPC: H01L21/336 , H01L21/3065 , H01L21/308 , H01L21/768 , H01L23/522 , H01L29/78
Abstract: 本发明提供半导体装置的制造方法和半导体装置，其能够不对元件构造部造成损伤地除去侧壁隔离膜等。半导体装置的制造方法包括：在被处理基体(21)上形成由GeCOH或者GeCH构成的第一薄膜的工序；除去该第一薄膜的一部分，形成残留部(30)的工序；和通过已除去上述第一薄膜的空间，在上述被处理基体(21)上实施规定的处理的处理工序。
-
公开(公告)号：CN118241184A
公开(公告)日：2024-06-25
申请号：CN202311680112.1
申请日：2023-12-08
Applicant: 东京毅力科创株式会社
IPC: C23C16/455 , C23C16/458 , C23C16/52 , C23C16/50
Abstract: 本发明涉及成膜装置。提供一种能够抑制基板在基板支承部之上滑动的技术。本公开的一技术方案的成膜装置具备：处理容器；以及基板支承部，其设于所述处理容器内，具有供基板载置的凹部，所述凹部在底面具有突起，所述突起沿着载置于所述凹部的所述基板的外周设置。
-
公开(公告)号：CN112391607A
公开(公告)日：2021-02-23
申请号：CN202010789975.2
申请日：2020-08-07
Applicant: 东京毅力科创株式会社
IPC: C23C16/34 , C23C16/455 , C23C16/513
Abstract: 本发明涉及成膜方法和成膜装置。[课题]在表面露出有第1膜和第2膜的基板上成膜氮化硅膜时，抑制第1膜或第2膜的氮化，且使第1膜上和第2膜上的各氮化硅的膜厚一致。[解决方案]实施如下工序：向基板供给由具有Si‑Si键的卤化硅构成的处理气体的工序；向基板供给未经等离子体化的第2氮化气体的工序；依次重复进行供给处理气体的工序与供给第2氮化气体的工序，形成覆盖第1膜和第2膜的氮化硅的薄层的工序；为了将氮化硅的薄层改性，向基板供给等离子体化的改性用气体的工序；和，向前述基板供给原料气体和第1氮化气体，在经改性的氮化硅的薄层上成膜氮化硅膜的工序。
-
公开(公告)号：CN101622373A
公开(公告)日：2010-01-06
申请号：CN200880007035.0
申请日：2008-02-27
Applicant: 东京毅力科创株式会社
CPC classification number: C23C14/545 , C23C14/228 , C23C14/246 , C23C14/56 , H01L51/001
Abstract: 本发明提供一种蒸镀装置的控制装置，是利用在蒸镀源(110)中气化后的成膜材料对基板(G)进行成膜处理的蒸镀装置(100)的控制装置(700)，控制装置(700)的存储部(710)存储表示成膜速度与载气流量之间的关系的多个表格。表格选择部(750)基于工艺条件，从存储于存储部(710)中的多个表格中选择期望的表格。成膜控制器(200)基于从用于检测成膜材料的气化速度的QCM(180)中输出的信号，求出在基板G上的成膜速度。载气调整部(760)使用存储于存储部(710)中的表格所示的表示成膜速度与载气流量的关系的数据，与利用成膜控制器(200)求出的成膜速度与作为目标的成膜速度的偏差对应地，为了获得期望的成膜速度而调整载气流量。
-
Patent Agency Ranking
公开(公告)号：CN1868034A
公开(公告)日：2006-11-22
申请号：CN200480030051.3
申请日：2004-10-15
Applicant: 东京毅力科创株式会社 , 国际商业机器公司
IPC: H01L21/033 , H01L21/027
CPC classification number: H01L21/0276 , H01L21/0332
Abstract: 本发明提供了一种利用等离子体增强化学气相沉积工艺在衬底上沉积具有可调光学和抗刻蚀特性的TERA薄膜的方法和装置，其中，对于TERA薄膜沉积的至少一部分，等离子体增强化学气相沉积工艺采用一种减少与光刻胶反应的前驱体。该装置包括一个具有耦合到第一RF源上的上部电极和耦合到第二RF源上的衬底托架的室，和用于提供多步处理和前驱气的喷淋头。
-
公开(公告)号：CN1867695A
公开(公告)日：2006-11-22
申请号：CN200480029963.9
申请日：2004-10-15
Applicant: 东京毅力科创株式会社 , 国际商业机器公司
CPC classification number: C23C16/56 , C23C16/401 , C23C16/45523 , C23C16/5096 , G03F7/091 , H01J2237/3321
Abstract: 本发明公开了一种用于改善沉积的介电膜上的显影后光刻胶外形的方法和装置。该方法包括利用等离子体增强化学气相沉积工艺在衬底上沉积具有可调节光学和抗刻蚀性质的TERA膜，并利用等离子体工艺后处理TERA膜。该装置包括室和用于提供多种前驱体和处理气体的喷淋头，其中室具有耦合到第一RF源的上电极和耦合到第二RF源的衬底夹持器。
-
公开(公告)号：CN1839218A
公开(公告)日：2006-09-27
申请号：CN200480023772.1
申请日：2004-08-18
Applicant: 东京毅力科创株式会社
Inventor： 吹上纪明
IPC: C23C16/509 , C23C16/455
CPC classification number: C23C16/45565 , C23C16/4411 , C23C16/4557 , C23C16/45574 , C23C16/5096 , H01L21/0276
Abstract: 本发明公开了一种用于利用等离子体增强化学气相沉积在衬底上沉积具有可调节光学和抗刻蚀性质的膜的方法和系统。室具有等离子体源和耦合到RF源的衬底夹持器。衬底被放置在衬底夹持器上。TERA层被沉积在衬底上。选择由RF源提供的RF功率的量，使得TERA层的至少一部分的沉积速率大于在不向衬底夹持器施加RF功率时的沉积速率。
-
公开(公告)号：CN112410753B
公开(公告)日：2024-08-30
申请号：CN202010811945.7
申请日：2020-08-13
Applicant: 东京毅力科创株式会社
IPC: C23C16/34 , C23C16/455
Abstract: 本发明提供一种成膜装置和成膜方法，能够在以在形成于基板的表面的凹部中埋入氮化硅膜的方式进行成膜时抑制生产率的下降，并且抑制在进行该氮化硅膜的成膜后进行的不必要的蚀刻。所述成膜方法实施以下工序：在旋转台以第一转速进行旋转的期间，对第一区域进行原料气体的供给并且以第一流量对第二区域进行所述氨气的供给，来在凹部内进行第一氮化硅膜的成膜；以及在旋转台以比第一转速低的第二转速旋转的期间，对第一区域供给原料气体并且以比第一流量小的第二流量对第二区域进行的所述氨气的供给，来在凹部内以层叠于第一氮化硅膜的方式进行第二氮化硅膜的成膜。
-
公开(公告)号：CN112391612B
公开(公告)日：2024-07-09
申请号：CN202010788135.4
申请日：2020-08-07
Applicant: 东京毅力科创株式会社
IPC: C23C16/455 , C23C16/34 , C23C16/458 , C23C16/50
Abstract: 本发明涉及成膜方法和成膜装置。[课题]当在表面露出有第1膜和第2膜的基板上成膜氮化硅膜时，抑制第1膜或第2膜的氮化，且能使第1膜上和第2膜上的各氮化硅的膜厚一致。[解决方案]实施如下工序：向在表面具备孵育时间彼此不同的第1膜和第2膜的基板供给等离子体化的氢气的工序；向基板供给由卤化硅构成的处理气体的工序；依次重复进行供给等离子体化的氢气的工序与供给处理气体的工序，形成覆盖第1膜和第2膜的硅的薄层的工序；向前述基板供给用于使硅的薄层氮化的第2氮化气体，形成氮化硅的薄层的工序；向基板供给原料气体和第1氮化气体，在氮化硅的薄层上成膜氮化硅膜的工序。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.051 seconds)
