公开(公告)号：CN103460392A

公开(公告)日：2013-12-18

申请号：CN201280015311.4

申请日：2012-03-29

Applicant: 三菱电机株式会社

Inventor： 浜田宪治 ,  川上刚史

IPC: H01L29/861 ,  H01L29/06 ,  H01L29/12 ,  H01L29/41 ,  H01L29/47 ,  H01L29/78 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L29/1608 ,  H01L21/046 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0878 ,  H01L29/66128 ,  H01L29/66136 ,  H01L29/7395 ,  H01L29/7811 ,  H01L29/8611 ,  H01L29/872

Abstract: 本发明的目的在于提供一种得到稳定的耐压的高耐压半导体装置及其制造方法。在第1导电类型的SiC外延层（12）的厚度方向一方侧的表面附近部中的、比第2导电类型的SiC区域（13）在SiC基板（11）的外周端侧的部分中，形成第2导电类型的JTE区域（15）。至少，在JTE区域（15）彼此接合的部分的厚度方向一方侧的表面附近部，形成第1导电类型的杂质的浓度高于SiC外延层（12）的第1导电类型的SiC区域（16）。

公开(公告)号：CN105393363A

公开(公告)日：2016-03-09

申请号：CN201480034461.9

申请日：2014-05-02

Applicant: 三菱电机株式会社

Inventor： 海老原洪平 ,  三浦成久 ,  浜田宪治 ,  大久野幸史

IPC: H01L29/861 ,  G03F1/70 ,  H01L21/329 ,  H01L29/06 ,  H01L29/41 ,  H01L29/78 ,  H01L29/868

CPC classification number: H01L29/0619 ,  H01L21/0465 ,  H01L21/765 ,  H01L29/0692 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/872

Abstract: 本发明的目的在于，提供一种具备能够在抑制制造时的抗蚀剂垮塌的同时有效地缓和电场集中的终端区域的半导体器件及其制造方法。本发明的半导体器件具备：形成于由第1导电类型的宽能带隙半导体构成的半导体基板的半导体元件(110)；以及在俯视时包围半导体元件(110)而形成于半导体基板(1)的第2导电类型的多个环状区域(2)，多个环状区域(2)中的至少一个具备使该环状区域(2)的在俯视时内侧和外侧在俯视时连通的一个以上的隔开区域(5)。

公开(公告)号：CN104221151B

公开(公告)日：2017-02-22

申请号：CN201280067175.3

申请日：2012-08-02

Applicant: 三菱电机株式会社

Inventor： 川上刚史 ,  浜田宪治 ,  海老原洪平 ,  古川彰彦 ,  村上裕二

IPC: H01L29/06 ,  H01L21/266 ,  H01L21/336 ,  H01L29/47 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L29/063 ,  H01L21/266 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/0692 ,  H01L29/0847 ,  H01L29/1608 ,  H01L29/42368 ,  H01L29/66136 ,  H01L29/66143 ,  H01L29/66659 ,  H01L29/7835 ,  H01L29/8611 ,  H01L29/872

Abstract: 本发明的半导体装置具备：在第1导电类型的半导体层(1)的上层部形成的活性区域；从活性区域的端缘部向外侧以包围活性区域的方式配设的多个电场缓和层，多个电场缓和层的第1电场缓和层和第2电场缓和层交替地邻接而分别配设多个，由邻接的第1电场缓和层和第2电场缓和层形成一组，第1电场缓和层以第1面密度被注入第2导电类型的杂质，其宽度随着从活性区域远离而变窄，第2电场缓和层以比第1面密度低的第2面密度被注入第2导电类型的杂质，其宽度随着从活性区域远离而变宽。

公开(公告)号：CN103460392B

公开(公告)日：2016-02-10

申请号：CN201280015311.4

申请日：2012-03-29

Applicant: 三菱电机株式会社

Inventor： 浜田宪治 ,  川上刚史

IPC: H01L29/861 ,  H01L29/06 ,  H01L29/12 ,  H01L29/41 ,  H01L29/47 ,  H01L29/78 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L29/1608 ,  H01L21/046 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0878 ,  H01L29/66128 ,  H01L29/66136 ,  H01L29/7395 ,  H01L29/7811 ,  H01L29/8611 ,  H01L29/872

Abstract: 本发明的目的在于提供一种得到稳定的耐压的高耐压半导体装置及其制造方法。在第1导电类型的SiC外延层（12）的厚度方向一方侧的表面附近部中的、比第2导电类型的SiC区域（13）在SiC基板（11）的外周端侧的部分中，形成第2导电类型的JTE区域（15）。至少，在JTE区域（15）彼此接合的部分的厚度方向一方侧的表面附近部，形成第1导电类型的杂质的浓度高于SiC外延层（12）的第1导电类型的SiC区域（16）。

公开(公告)号：CN104221151A

公开(公告)日：2014-12-17

申请号：CN201280067175.3

申请日：2012-08-02

Applicant: 三菱电机株式会社

Inventor： 川上刚史 ,  浜田宪治 ,  海老原洪平 ,  古川彰彦 ,  村上裕二

IPC: H01L29/06 ,  H01L21/266 ,  H01L21/336 ,  H01L29/47 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L29/063 ,  H01L21/266 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/0692 ,  H01L29/0847 ,  H01L29/1608 ,  H01L29/42368 ,  H01L29/66136 ,  H01L29/66143 ,  H01L29/66659 ,  H01L29/7835 ,  H01L29/8611 ,  H01L29/872

Abstract: 本发明的半导体装置具备：在第1导电类型的半导体层(1)的上层部形成的活性区域；从活性区域的端缘部向外侧以包围活性区域的方式配设的多个电场缓和层，多个电场缓和层的第1电场缓和层和第2电场缓和层交替地邻接而分别配设多个，由邻接的第1电场缓和层和第2电场缓和层形成一组，第1电场缓和层以第1面密度被注入第2导电类型的杂质，其宽度随着从活性区域远离而变窄，第2电场缓和层以比第1面密度低的第2面密度被注入第2导电类型的杂质，其宽度随着从活性区域远离而变宽。

公开(公告)号：CN103125024A

公开(公告)日：2013-05-29

申请号：CN201180046411.9

申请日：2011-04-15

Applicant: 三菱电机株式会社

Inventor： 川上刚史 ,  古川彰彦 ,  三浦成久 ,  香川泰宏 ,  浜田宪治 ,  中木义幸

IPC: H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/861 ,  H01L29/872

CPC classification number: H01L29/12 ,  H01L21/0465 ,  H01L21/265 ,  H01L21/266 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/063 ,  H01L29/0634 ,  H01L29/0692 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/66128 ,  H01L29/66143 ,  H01L29/66659 ,  H01L29/7835 ,  H01L29/8611 ,  H01L29/872

Abstract: 本发明涉及半导体装置及其制造方法，以与活性区域（2）邻接的方式，形成了由比较低浓度地包含P型杂质的多个P型注入层构成的RESURF层（101）。RESURF层（101）从P型基底（2）侧依次包括以包围P型基底（2）的方式配置的第1RESURF层（11）、第2RESURF层（12）、第3RESURF层（13）、第4RESURF层（14）以及第5RESURF层（15）。第2RESURF层（12）构成为与第1RESURF层（11）相同的注入量的小区域（11'）、和与第3RESURF层（13）相同的注入量的小区域（13'）多重地交替排列。第4RESURF层（14）构成为与第3RESURF层（13）相同的注入量的小区域（13'）、和与第5RESURF层（15）相同的注入量的小区域（15'）多重地交替排列。

公开(公告)号：CN105393363B

公开(公告)日：2018-01-02

申请号：CN201480034461.9

申请日：2014-05-02

Applicant: 三菱电机株式会社

Inventor： 海老原洪平 ,  三浦成久 ,  浜田宪治 ,  大久野幸史

IPC: H01L29/861 ,  G03F1/70 ,  H01L21/329 ,  H01L29/06 ,  H01L29/41 ,  H01L29/78 ,  H01L29/868

CPC classification number: H01L29/0619 ,  H01L21/0465 ,  H01L21/765 ,  H01L29/0692 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/872

Abstract: 本发明的目的在于，提供一种具备能够在抑制制造时的抗蚀剂垮塌的同时有效地缓和电场集中的终端区域的半导体器件及其制造方法。本发明的半导体器件具备：形成于由第1导电类型的碳化硅半导体构成的半导体基板的半导体元件(110)；以及在俯视时包围半导体元件(110)而形成于半导体基板(1)的第2导电类型的多个环状区域(2)，多个环状区域(2)中的至少一个具备使该环状区域(2)的在俯视时内侧和外侧的第1导电类型的区域在俯视时相互连通的一个以上的第1导电类型的隔开区域(5)。

公开(公告)号：CN103125024B

公开(公告)日：2016-04-13

申请号：CN201180046411.9

申请日：2011-04-15

Applicant: 三菱电机株式会社

Inventor： 川上刚史 ,  古川彰彦 ,  三浦成久 ,  香川泰宏 ,  浜田宪治 ,  中木义幸

IPC: H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/861 ,  H01L29/872

CPC classification number: H01L29/12 ,  H01L21/0465 ,  H01L21/265 ,  H01L21/266 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/063 ,  H01L29/0634 ,  H01L29/0692 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/66128 ,  H01L29/66143 ,  H01L29/66659 ,  H01L29/7835 ,  H01L29/8611 ,  H01L29/872

Abstract: 本发明涉及半导体装置及其制造方法，以与活性区域（2）邻接的方式，形成了由比较低浓度地包含P型杂质的多个P型注入层构成的RESURF层（101）。RESURF层（101）从P型基底（2）侧依次包括以包围P型基底（2）的方式配置的第1RESURF层（11）、第2RESURF层（12）、第3RESURF层（13）、第4RESURF层（14）以及第5RESURF层（15）。第2RESURF层（12）构成为与第1RESURF层（11）相同的注入量的小区域（11'）、和与第3RESURF层（13）相同的注入量的小区域（13'）多重地交替排列。第4RESURF层（14）构成为与第3RESURF层（13）相同的注入量的小区域（13'）、和与第5RESURF层（15）相同的注入量的小区域（15'）多重地交替排列。