-
公开(公告)号：CN119421446A
公开(公告)日：2025-02-11
申请号：CN202411523865.6
申请日：2024-10-29
Applicant: 上海大学
Abstract: 本申请公开了一种垂直p沟道型氮化镓晶体管及其制备方法，涉及晶体管技术领域，该垂直p沟道型氮化镓晶体管自下而上包括：衬底、缓冲层、UID‑GaN沟道层、AlGaN势垒层、p‑GaN帽层、n‑GaN沟道层、p‑GaN欧姆接触层、绝缘层、栅极、衬极、源极和漏极；n‑GaN沟道层上设有衬极；p‑GaN帽层和p‑GaN欧姆接触层上的分别设有源极和漏极；绝缘层覆盖在p‑GaN帽层、n‑GaN沟道层和p‑GaN欧姆接触层之上；栅极覆盖在部分绝缘层的上方。本申请提供的晶体管构建于p‑GaN/AlGaN/GaN基板之上，通过在其上外延生长n‑GaN/p‑GaN同质结，实现了一种增强型p型场效应晶体管的结构。
-
公开(公告)号：CN116314236A
公开(公告)日：2023-06-23
申请号：CN202310063928.3
申请日：2023-01-11
Applicant: 上海大学
IPC: H01L27/15 , H01L29/778 , H01L33/06 , H01L33/32 , H01L33/38 , H01L33/00 , H01L21/335
Abstract: 本发明公开了一种全双工可见光通信系统及其制备方法，涉及光通信领域，该通信系统包括：本体划分为发射区、直波导区和光电探测区；发射区内的本体的顶部生长第一AlGaN势垒层；第一AlGaN势垒层上生长第一p型GaN层、源极和栅极；第一p型GaN层上生长薄膜层和漏极；光电探测区的本体的顶部生长第二AlGaN势垒层；第二AlGaN势垒层上生长第二p型GaN层和阴极；第二p型GaN层上生长阳极。本发明在驱动晶体管的漏极嵌入包括p型GaN层的Micro‑LED，实现了驱动晶体管与Micro‑LED单片的集成，解决了可见光通信系统调制带宽较低的问题，提升了可见光通信系统的性能。
-
公开(公告)号：CN116111023A
公开(公告)日：2023-05-12
申请号：CN202310086837.1
申请日：2023-02-02
Applicant: 上海大学
Abstract: 本发明公开一种C字形阳极Micro‑LED器件及其制备方法，涉及Micro LED显示技术领域，本发明在常规垂直型Micro‑LED器件基础上，在PGaN侧壁挖去一块沉积钝化层后，沉积金属电极从而形成C字形阳极。利用水平方向电极平衡侧壁电场，也就是抑制由侧壁陷阱引起的横向电场，进而增大Micro‑LED器件量子阱单位尺寸上的辐射复合率积分，抑制由侧壁陷阱引起的辐射复合率随尺寸减小而降低的现象，即抑制Micro‑LED器件的小尺寸效应。
-
公开(公告)号：CN119421435A
公开(公告)日：2025-02-11
申请号：CN202411524657.8
申请日：2024-10-29
Applicant: 上海大学
Abstract: 本申请公开了一种伪自对准p型氮化镓栅高电子迁移率晶体管及其制备方法，涉及晶体管技术领域，该方法选用已有的外延片、进行台面隔离、表面处理、刻蚀p‑GaN帽层以暴露接触区域、沉积钝化层、去除栅极区域掩模材料、蒸镀n型欧姆接触金属形成源极和漏极、以及蒸镀栅极接触金属，最终制备伪自对准p型氮化镓栅高电子迁移率晶体管。本申请在常规的高电子迁移率晶体管的基础上，在刻蚀完pGaN后，继续用掩模材料进行掩模，外延生长钝化层后通过掩模材料选择性剥离外延生长的钝化层，露出pGaN帽层从而实现栅极伪自对准。
-
公开(公告)号：CN119230604A
公开(公告)日：2024-12-31
申请号：CN202411336877.8
申请日：2024-09-24
Applicant: 上海大学
IPC: H01L29/778 , H01L29/423 , H01L29/47 , H01L29/45
Abstract: 本申请公开了一种双栅增强型氮化镓射频功率晶体管，涉及晶体管领域，包括：依次层叠设置的衬底、缓冲层、GaN沟道层和AlGaN势垒层；AlGaN势垒层的上表面设有p‑GaN帽层；p‑GaN帽层的上表面设有直流栅极；AlGaN势垒层的上表面的分别两端设有源极和漏极；AlGaN势垒层的上表面且位于源极和p‑GaN帽层之间设有射频栅极。本发明设计的晶体管结构中涉及射频栅极和直流栅极的双栅组合，可以使得晶体管器件同时获得高的截止频率、正的阈值电压、大的击穿电压和低的开关比等多个优良的电学特性。
-
Patent Agency Ranking
公开(公告)号：CN117637817A
公开(公告)日：2024-03-01
申请号：CN202311696494.7
申请日：2023-12-11
Applicant: 上海大学
IPC: H01L29/10 , H01L27/085 , H01L29/778 , H01L21/8252 , H01L21/335
Abstract: 本发明公开了一种单片集成半桥电路结构及其制备方法，涉及单片集成半桥电路技术领域。方法包括：钝化层和设置有沟槽的基体；钝化层设置于基体的上表面；且沟槽内填充有钝化层；基体包括自下而上依次设置的衬底电极、第一P+衬底层、N‑衬底层、第二P+衬底层、缓冲层、GaN沟道层和AlGaN势垒层；第一P+衬底层和N‑衬底层形成第一PN结；N‑衬底层和第二P+衬底层形成第二PN结；沟槽贯穿于AlGaN势垒层、GaN沟道层、缓冲层和第二P+衬底层，且沟槽的底部位于N‑衬底层的内部。本发明通过设置第一P+衬底层、N‑衬底层、第二P+衬底层和沟槽形成双PN结衬底能够降低对衬底电位的依赖性，完成高边管和低边管的隔离。
-
公开(公告)号：CN117855258A
公开(公告)日：2024-04-09
申请号：CN202410026383.3
申请日：2024-01-08
Applicant: 上海大学
IPC: H01L29/423 , H01L29/778 , H01L21/335 , H01L21/28
Abstract: 本发明公开一种p‑GaN增强型鳍式HEMT器件及其制备方法，涉及高电子迁移率晶体管技术领域。所述器件中第一台体和第二台体平行设置，各鳍型单元设置在第一台体和第二台体之间，且均与第一台体和第二台体垂直接触设置，相邻的鳍型单元之间不接触；第一台体和第二台体均包括由下向上依次设置的沟道层和势垒层，第一台体上设置源极，第二台体上设置漏极；各鳍型单元均包括由下向上依次设置的沟道层、势垒层和p‑GaN帽层；栅极设置在p‑GaN帽层的上表面、第一侧面和第二侧面、各鳍型单元的第一侧面和第二侧面；p‑GaN帽层的上表面、第一侧面和第二侧面完全被栅极覆盖。本发明可增强栅极控制能力。
-
公开(公告)号：CN116864520A
公开(公告)日：2023-10-10
申请号：CN202310868179.1
申请日：2023-07-14
Applicant: 上海大学
IPC: H01L29/205 , H01L29/20 , H01L21/331 , H01L29/737
Abstract: 本发明公开一种氮化镓基双极结型晶体管及其制备方法，涉及半导体技术领域；在AlGaN势垒层和GaN沟道层的交界面处通过压电极化和自发极化效应在靠近GaN沟道层一侧产生二维电子气层；从绝缘层的顶面的中部，向下刻蚀至GaN沟道层的底面，形成用于沉积生长P型半导体层的凹槽；从发射区绝缘层的顶面远离P型半导体层的端部和集电区绝缘层的顶面远离P型半导体层的端部，向下刻蚀至发射区AlGaN势垒层的顶面，形成用于沉积生长发射极和集电极的两凹槽；在P型半导体层的顶面沉积生长基极；本发明可大大提高电子在发射区和集电区的迁移率，提升器件的大电流输出能力、功率密度和高频应用能力。
-
公开(公告)号：CN116314237A
公开(公告)日：2023-06-23
申请号：CN202310064065.1
申请日：2023-01-12
Applicant: 上海大学
Abstract: 本发明公开一种柔性显示集成器件及其制备方法，涉及功率半导体领域，该器件包括自下而上依次设置的衬底、缓冲层、n型GaN层、多量子阱层和p型GaN层；缓冲层和n型GaN层均为凸行结构；第一钝化层覆盖在自下而上依次设置的整体的上方，薄膜沟道层覆盖在第一钝化层顶端的上方，第二钝化层覆盖在第一钝化层和薄膜沟道层构成的整体的上方；阴极的顶部被第二钝化层覆盖，底部与n型GaN层连接；源极/阳极的顶部被薄膜沟道层覆盖，底部与p型GaN层连接，漏极的顶端被薄膜沟道层覆盖，底端与第一钝化层的上表面连接；栅极位于源极/阳极和漏极之间，栅极位于第二钝化层的上表面，本发明降低了制造工艺的难度。
-
公开(公告)号：CN114597256A
公开(公告)日：2022-06-07
申请号：CN202210219208.7
申请日：2022-03-08
Applicant: 上海大学
IPC: H01L29/423 , H01L29/778 , H01L29/78 , H01L21/335 , H01L21/336 , H01L29/20
Abstract: 本发明涉及一种负电容鳍型栅氮化镓基功率晶体管及制备方法，负电容鳍型栅氮化镓基功率晶体管包括：由下至上的衬底、氮化镓沟道层、氮化铝镓势垒层、氧化层、铁电介质层和栅极，栅极为三维鳍式结构，且栅极由上至下覆盖铁电介质层、氧化层、氮化铝镓势垒层和氮化镓沟道层，且氧化层和铁电介质层在栅极覆盖的区域内形成三维鳍式结构；氮化铝镓势垒层的上表面一端设有源极，另一端设有漏极；氧化层和铁电介质层位于源极与漏极之间并连接漏极和源极。本发明采用负电容鳍型栅氮化镓基功率晶体管，利用铁电介质的负电容特性使加到氧化层表面的电压大于栅极电压，在同样的沟道宽度下提供更高的功率放大倍数，提升了氮化镓基功率晶体管的栅控能力。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.019 seconds)
