-
公开(公告)号：CN111326395B
公开(公告)日：2024-08-09
申请号：CN201911265106.3
申请日：2019-12-11
Applicant: 东京毅力科创株式会社
IPC: H01J37/32 , H01L21/3065
Abstract: 本发明提供等离子体处理方法和等离子体处理装置。等离子体处理装置执行的等离子体处理方法包括：第1步骤，其在形成于基片上的有疏密的图案上形成第1膜；和对第1膜进行溅射或蚀刻的第2步骤。本发明能够实现形成于基片上的图案的精密的尺寸控制。
-
公开(公告)号：CN113169066A
公开(公告)日：2021-07-23
申请号：CN201980076470.7
申请日：2019-07-12
Applicant: 东京毅力科创株式会社
IPC: H01L21/3065 , H01L21/302
Abstract: 本发明的基片处理方法包括：提供具有掩模的基片的步骤；在掩模上形成膜的步骤；在膜的表层形成反应层的步骤；和对反应层供给能量来去除反应层的步骤。
-
公开(公告)号：CN111261514A
公开(公告)日：2020-06-09
申请号：CN201910857745.2
申请日：2019-09-09
Applicant: 东京毅力科创株式会社
IPC: H01L21/311
Abstract: 本发明涉及一种基片处理方法，提供将形成于基片的图案控制为所希望的状态的技术。基片处理方法包括：提供具有图案的处理对象的基片的步骤；在所述基片上形成膜的步骤；利用等离子体在基片的表层形成反应层的步骤；和对基片施加能量来除去反应层的步骤。
-
公开(公告)号：CN109155252A
公开(公告)日：2019-01-04
申请号：CN201780031969.7
申请日：2017-05-22
Applicant: 东京毅力科创株式会社
IPC: H01L21/3065 , H01L21/31 , H01L21/316
Abstract: 本发明提供一种实施方式的方法(MT)，在处理对象的晶片(W)的被处理层(J1)的蚀刻前，在将被处理层(J1)的主面(J11)划分为多个区域(ER)的基础上，通过步骤(SB2)按多个区域(ER)的每一区域计算出被处理层(J1)上所设置的掩模(J2)的槽宽度与该槽宽度的基准值的差值，在步骤(SB6)中，利用表示被处理层(J1)的温度与形成的膜的膜厚的对应的对应数据(DT)调节被处理层(J1)的温度，以使其成为与多个区域(ER)的每一区域对应的膜厚的膜的形成所需要的温度，利用与(ALD)法同样的膜形成处理在掩模(J2)按每一原子层形成膜，将与差值对应的膜厚的膜(J3)形成与掩模(J2)，按多个区域(ER)的每一区域将槽宽度修正为基准值。
-
公开(公告)号：CN105489485A
公开(公告)日：2016-04-13
申请号：CN201510645212.X
申请日：2015-10-08
Applicant: 东京毅力科创株式会社
IPC: H01L21/311 , H01L21/3213 , H01L21/033
Abstract: 本发明提供一种处理被处理体的方法，其能够提高多重图案形成法中掩模尺寸的控制性。在一实施方式的方法中，执行在第一掩模和防反射膜上形成氧化硅膜的步骤。在该步骤中，交替地生成包含卤化硅气体的第一气体的等离子体和包含氧气的第二气体的等离子体。接着，以仅残留形成于第一掩模的侧面上的区域的方式除去氧化硅膜的其他区域。接着，除去第一掩模。然后，对防反射膜和有机膜进行蚀刻。
-
Patent Agency Ranking
公开(公告)号：CN108735596B
公开(公告)日：2023-04-28
申请号：CN201810349214.8
申请日：2018-04-18
Applicant: 东京毅力科创株式会社
IPC: H01L21/306 , H01L21/308
Abstract: 本发明提供一种在被处理体有区域选择性地控制性良好地成膜的技术。一实施方式的方法包括在收纳有被处理体的处理容器内生成第1气体的等离子体，经被处理体的开口对被处理体的被蚀刻层各向异性地进行蚀刻的步骤，在该步骤之后还包括反复实施包括下述步骤的流程在开口的内侧的表面形成膜的步骤，流程包括：向处理容器内供给第2气体的第1步骤；对处理容器内的空间进行吹扫的第2步骤；在处理容器内生成包含氧原子的第3气体的等离子体的第3步骤；对处理容器内的空间进行吹扫的第4步骤，第1气体包含碳原子和氟原子，第2气体包含氨基硅烷类气体，被蚀刻层是含有硅的亲水性的绝缘层，第1步骤不生成第1气体的等离子体。
-
公开(公告)号：CN112133630A
公开(公告)日：2020-12-25
申请号：CN202011049271.8
申请日：2015-09-29
Applicant: 东京毅力科创株式会社
IPC: H01L21/3065 , H01L21/308
Abstract: 本发明涉及处理具有掩模的被处理体的方法。[课题]为了调节掩模的开口宽度，不使用专用的成膜装置而在低温下形成氧化硅膜。[解决手段]一个实施方式的方法中重复进行下述排序以形成氧化硅膜，所述排序包括如下工序：(a)第一工序：在容纳有被处理体的等离子体处理装置的处理容器内，生成包含卤化硅气体的第一气体的等离子体，形成反应前体；(b)第二工序：对处理容器内的空间进行吹扫；(c)第三工序：在处理容器内生成包含氧气的第二气体的等离子体，形成氧化硅膜；以及(d)第四工序：对处理容器内的空间进行吹扫。
-
公开(公告)号：CN111463123A
公开(公告)日：2020-07-28
申请号：CN202010016949.6
申请日：2020-01-08
Applicant: 东京毅力科创株式会社
IPC: H01L21/3065 , H01L21/308
Abstract: 本发明提供蚀刻膜的方法。在一实施方式中，提供蚀刻基片的膜的方法。基片具有膜和形成于该膜上的掩模。方法包括在掩模的上表面之上选择性地形成沉积物的步骤。方法在形成沉积物的步骤后，还包括蚀刻膜的步骤。进行蚀刻的步骤包括在基片上形成处理气体的等离子体中所含的化学种的层的步骤。进行蚀刻的步骤还包括为了使化学种与膜反应，而从非活性气体的等离子体对基片供给离子的步骤。本发明能够抑制膜的蚀刻导致的掩模的膜厚减少。
-
公开(公告)号：CN108735596A
公开(公告)日：2018-11-02
申请号：CN201810349214.8
申请日：2018-04-18
Applicant: 东京毅力科创株式会社
IPC: H01L21/306 , H01L21/308
CPC classification number: H01L21/31116 , C23C16/042 , C23C16/345 , C23C16/402 , C23C16/45525 , H01J37/32183 , H01J37/3244 , H01J37/3255 , H01J2237/002 , H01J2237/3321 , H01J2237/334 , H01L21/02211 , H01L21/0228 , H01L21/31144 , H01L21/67069 , H01L21/6833
Abstract: 本发明提供一种在被处理体有区域选择性地控制性良好地成膜的技术。一实施方式的方法包括在收纳有被处理体的处理容器内生成第1气体的等离子体，经被处理体的开口对被处理体的被蚀刻层各向异性地进行蚀刻的步骤，在该步骤之后还包括反复实施包括下述步骤的流程在开口的内侧的表面形成膜的步骤，流程包括：向处理容器内供给第2气体的第1步骤；对处理容器内的空间进行吹扫的第2步骤；在处理容器内生成包含氧原子的第3气体的等离子体的第3步骤；对处理容器内的空间进行吹扫的第4步骤，第1气体包含碳原子和氟原子，第2气体包含氨基硅烷类气体，被蚀刻层是含有硅的亲水性的绝缘层，第1步骤不生成第1气体的等离子体。
-
公开(公告)号：CN108511389A
公开(公告)日：2018-09-07
申请号：CN201810167763.3
申请日：2018-02-28
Applicant: 东京毅力科创株式会社
IPC: H01L21/768 , H01L21/67
Abstract: 提供一种半导体制造方法和等离子体处理装置，目的在于在半导体制造中防止被处理体上的导电层的腐蚀。该半导体制造方法包括：第一工序，将被处理体的导电层之上的绝缘膜蚀刻成掩模的图案，使所述导电层在所形成的所述绝缘膜的凹部露出；以及第二工序，在所述导电层露出的绝缘膜的凹部形成有机膜，其中，所述第二工序包括以下工序：将腔室的内部保持规定的压力，将台冷却至-20℃以下的极低温，并将被处理体设置在该台上；向所述腔室的内部供给包含低蒸气压材料的气体的气体；以及从所供给的所述包含低蒸气压材料的气体的气体生成等离子体，通过该等离子体将从所述低蒸气压材料生成的前驱体堆积于所述绝缘膜的凹部来形成所述有机膜。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.032 seconds)
