-
公开(公告)号：CN103942083B
公开(公告)日：2017-10-17
申请号：CN201410173673.7
申请日：2014-04-28
Applicant: 中国人民解放军国防科学技术大学
IPC: G06F9/45
Abstract: 本发明公开一种面向可变参函数的编译实现方法，步骤为：1）获取函数原型中固定参数的个数，并根据固定参数的个数确定第一个可变参数存放位置；2）读取函数中参数，判断当前参数是否为可变参数，若为否，优先通过参数寄存器传递，没有可用的参数寄存器时通过栈进行传递；若为是，通过栈进行传递；3）从第一个可变参数开始遍历参数，根据参数的存放位置获取参数并根据参数大小更新得到下一个参数的存放位置，直至获取得到所有的可变参数。本发明具有实现方法简单、操作便捷、硬件资源利用率高、执行效率高、灵活性强的优点。
-
公开(公告)号：CN104111816B
公开(公告)日：2017-04-12
申请号：CN201410292856.0
申请日：2014-06-25
Applicant: 中国人民解放军国防科学技术大学
IPC: G06F7/57
Abstract: 本发明公开一种GPDSP中多功能SIMD结构浮点融合乘加装置，包括：操作数准备模块，用于将输入的各操作数的符号、指数和尾数进行分离；尾数乘法模块，用于接收操作数准备模块输出的高位、低位乘法操作数的尾数并采用4个单精度乘法器并行执行各组尾数的尾数乘法，输出各尾数乘法结果至乘加计算模块；乘加计算模块，用于根据各个操作数的指数执行对阶移位，并根据加法操作数的尾数以及各尾数乘法结果执行乘加运算的尾数计算，得到尾数结果并输出。本发明支持SIMD结构的浮点乘加运算并能够直接支持点积和复数乘法运算，具有实现方法简单、延迟小、计算精度高且浮点运算效率高的优点。
-
公开(公告)号：CN103699516B
公开(公告)日：2017-02-15
申请号：CN201410014700.6
申请日：2014-01-13
Applicant: 中国人民解放军国防科学技术大学
Abstract: 本发明公开一种向量处理器中基于SIMD的并行FFT/IFFT蝶形运算方法及装置，该方法将N点蝶形运算分为多段执行，每段包含多个独立蝶形运算组，每个蝶形运算组的每一级蝶形运算采用固定模式进行数据混洗后与对应的常复系数相乘，再将每相邻两个数据进行加和减运算，使用单条指令就能实现向量数据的混洗、复数乘法以及蝶形运算，实现方法简单、执行效率高、蝶形运算组内无需独立的复数乘法，能够有效减少处理器的功耗；该装置包括向量寄存器文件、固定模式混洗网络、常复系数乘法器阵列、蝶形运算阵列以及FFT/IFFT控制寄存器，通过顺序执行即可实现并行蝶形运算，减少了硬件及运算的复杂度，可以进一步方便硬件的扩展。(56)对比文件Zhang K,et al.,.Accelerating the datashuffle operations for FFT algorithms onSIMD DSPs《.2011 IEEE 9th InternationalConference on ASIC (ASICON 2011)》.2011,683-6.Zapata E L，et al.,.Multidimensionalfast Fourier transform into SIMDhypercubes《.IEE Proceedings E (Computersand Digital Techniques)》.1990,第137卷(第4期),253-260.Jamieson L H, et al.,.FFT algorithmsfor SIMD parallel processing systems.《Journal of Parallel and DistributedComputing》.1986,第3卷(第1期),48-71.杨博涵等.一种基于SIMD-MCC计算机的二维FFT并行算法《.微电子学与计算机》.2005,第22卷(第2期),104－107.
-
公开(公告)号：CN105162737A
公开(公告)日：2015-12-16
申请号：CN201510578368.0
申请日：2015-09-11
Applicant: 中国人民解放军国防科学技术大学
Abstract: 一种用于软件无线电系统的低复杂度自适应单载波频域均衡方法及装置，该方法的步骤为：S1：检测有效数据；S2：均衡初始化：将接收到的待均衡信号矢量及参考条件下的均衡系数矩阵按一定的存储方式存储到变量节点存储块中，并初始化信道模型和系统参数；S3：FFT操作：启动FFT单元，完成对接收序列从时域到频域的转换；S4：均衡过程：启动复数乘法单元，进行针对性频域均衡处理；S5：IFFT操作：启动IFFT单元，将均衡处理后的输出信号由频域变换到时域；S6：检测处理完成：若整个均衡处理流程结束，将步骤S5的结果作为整个装置的输出信号，否则继续从步骤S3开始执行。该装置用来实施上述方法。本发明具有可降低硬件复杂度、误码率性能优良、资源利用率高、鲁棒性好、实时性强等优点。
-
公开(公告)号：CN103942083A
公开(公告)日：2014-07-23
申请号：CN201410173673.7
申请日：2014-04-28
Applicant: 中国人民解放军国防科学技术大学
IPC: G06F9/45
Abstract: 本发明公开一种面向可变参函数的编译实现方法，步骤为：1）获取函数原型中固定参数的个数，并根据固定参数的个数确定第一个可变参数存放位置；2）读取函数中参数，判断当前参数是否为可变参数，若为否，优先通过参数寄存器传递，没有可用的参数寄存器时通过栈进行传递；若为是，通过栈进行传递；3）从第一个可变参数开始遍历参数，根据参数的存放位置获取参数并根据参数大小更新得到下一个参数的存放位置，直至获取得到所有的可变参数。本发明具有实现方法简单、操作便捷、硬件资源利用率高、执行效率高、灵活性强的优点。
-
Patent Agency Ranking
公开(公告)号：CN102004625B
公开(公告)日：2012-10-17
申请号：CN201010565699.8
申请日：2010-11-30
Applicant: 中国人民解放军国防科学技术大学
IPC: G06F5/01
Abstract: 一种40位单指令多数据移位器，包括移位单元和溢出单元，所述移位单元包括依次相连的第一翻转控制电路、第一右移8位电路、移位部分、第二翻转控制电路、第二右移8位电路以及符号位调整电路，所述移位部分按照位数由高到低依次分成5段并按照移位的数量由多到少依次分成5层，所述第一层包括两个右移16位电路、第二层包括三个右移8位电路、第三层包括5个右移4位电路、第四层包括5个右移2位电路、第五层包括5个右移1位电路，所述每两段之间通过一个数据右移控制开关来控制两段之间数据的通断。本发明具有结构简单紧凑、工作性能稳定、适用范围广、可完成多种数据移位等优点。
-
公开(公告)号：CN101609715B
公开(公告)日：2012-09-05
申请号：CN200910043343.5
申请日：2009-05-11
Applicant: 中国人民解放军国防科学技术大学
IPC: G11C8/00 , G11C11/40 , G11C11/4063 , G11C11/413
Abstract: 本发明公开了一种行列访问端口分离的矩阵寄存器文件，目的是提供一种行列访问端口分离、支持行列向量分段访问和行列向量同时读写的矩阵寄存器文件。它由矩阵寄存器文件主体和读写端口组成，矩阵寄存器文件主体由行读地址译码器、行读出数据缓冲器、行写地址译码器、列读地址译码器、列读出数据缓冲器、列写地址译码器以及存储单元阵列构成；存储单元阵列按行划分为N个存储单元行，N个存储单元行构成N个行向量寄存器；存储单元阵列按列划分为M个存储单元列，M个存储单元列构成M个列向量寄存器；读写端口由分离的行读端口、行写端口、列读端口和列写端口构成。本发明降低了同时访问行向量和列向量寄存器的代价，消除了矩阵转置操作，提高了运算效率。
-
公开(公告)号：CN102629238A
公开(公告)日：2012-08-08
申请号：CN201210050795.8
申请日：2012-03-01
Applicant: 中国人民解放军国防科学技术大学
Abstract: 一种支持向量条件访存的方法和装置，方法的步骤为：（1）在向量条件访问单元VCAU中设置两个可编程的寄存器：N位的VPE条件访问寄存器和N位的VB条件写回寄存器；（2）指令译码单元接收指令派发部件发出的向量访存指令进行指令译码，译出指令中的访存信息；（3）地址计算单元根据访存信息产生访问N个VB的访问请求vr及地址并送到VCAU；（4）VCAU对所有访存信息进行条件整理和数据对齐；（5）将各VB访存流水线的写回信息打入向量条件写回单元VCWBU进行整理。该装置由包括访存指令译码单元、地址计算单元、向量存储体VB、向量条件访问单元VCAU、向量条件写回单元VCWBU组成的向量存储器VM。本发明可提高访存操作灵活性，有效提高向量存储器的利用率和访存效率。
-
公开(公告)号：CN102012893B
公开(公告)日：2012-07-18
申请号：CN201010559406.5
申请日：2010-11-25
Applicant: 中国人民解放军国防科学技术大学
Abstract: 一种可扩展向量运算装置，包括向量处理阵列、支持压缩指令的向量译码器、用于存放多种数据类型的局部向量寄存器/累加器以及支持行列访问的矩阵寄存器，所述向量处理阵列包括2～64个同构向量处理单元，所述每个向量处理单元拥有独立的局部向量寄存器/累加器并共享矩阵寄存器；所述局部向量寄存器/累加器和矩阵寄存器提供指令操作的数据来源和目的。本发明具有原理简单、适用范围广、处理效果好、能够有效支持最前沿各类数字信号处理算法等优点。
-
公开(公告)号：CN103714026B
公开(公告)日：2016-09-28
申请号：CN201410015782.6
申请日：2014-01-14
Applicant: 中国人民解放军国防科学技术大学
IPC: G06F13/28
CPC classification number: Y02D10/14 , Y02D10/151
Abstract: 本发明公开了一种支持原址数据交换的存储器访问方法及装置，该方法先将处理器核的读写模式寄存器都置为数据交换模式，然后从本地存储器中读取数据并存储到发送FIFO中，再向片上互连网络仲裁申请数据交换请求，若同意并分配数据通道使用权，将发送FIFO中的数据输出给第二和第一处理器核的接收数据解包单元，并解包存储到接收FIFO中，再由读控制器读出本地存储器中的数据并存储到发送FIFO中，最后由写控制器将接收FIFO中的数据写入处理器核的本地存储器中。本发明可以不开辟临时缓冲区，直接在原数据存储地址内进行核间数据交换操作，提高了处理器的性能和存储器的利用率，具有性能好、功耗低、利用率高、处理速率快的优点。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.042 seconds)
