一种滤波器件和滤波电路
    2.
    发明公开

    公开(公告)号:CN115412056A

    公开(公告)日:2022-11-29

    申请号:CN202210960733.4

    申请日:2022-08-11

    Abstract: 本发明提供一种滤波器件和滤波电路。该滤波器件包括:芯片滤波器、第一FBAR谐振器、第二FBAR谐振器、第一匹配电感、第二匹配电感和第三匹配电感;芯片滤波器、第一匹配电感、第一FBAR谐振器、第二FBAR谐振器和第二匹配电感依次串联连接;第三匹配电感一端连接于第一FBAR谐振器与第二FBAR谐振器之间,另一端接地;芯片滤波器的第一端为输入端,第二端与第一匹配电感连接;第二匹配电感悬空的一端为输出端;第一FBAR谐振器和第二FBAR谐振器的并联谐振频率在芯片滤波器的阻带近端的频率范围内。本发明能够通过设置Q值高的FBAR谐振器,在芯片滤波器的阻带近端产生传输零点、形成陷波,FBAR谐振器的并联谐振频率决定传输零点频率,提高了芯片滤波器的阻带近端抑制度。

    晶体振荡器使能电路
    4.
    发明公开

    公开(公告)号:CN111786655A

    公开(公告)日:2020-10-16

    申请号:CN202010734476.3

    申请日:2020-07-27

    Abstract: 本发明适用于晶体振荡器技术领域,提供了一种晶体振荡器使能电路,包括:电位控制模块和电阻控制模块;电位控制模块适于与使能端连接和使能输出控制端连接,用于当使能端接低电位时,使得使能输出控制端为高电位,或,当使能端悬空时,使得使能输出控制端为低电位;电阻控制模块,适于与使能端和使能输出控制端连接,用于当使能端为低电位时,电阻控制模块对应的阻值为第一预设阻值,或当使能端悬空时,电阻控制模块对应的阻值为第二预设阻值,第一预设阻值大于第二预设阻值。本发明能够使晶体振荡器为待机工作状态时上拉阻值为大阻值,保障晶体振荡器的节能特性,还能使得晶体振荡器为工作状态时上拉阻值为小阻值,保障晶体振荡器的抗干扰特性。

    肖特基二极管模型的构建方法、装置及电子设备

    公开(公告)号:CN118194797A

    公开(公告)日:2024-06-14

    申请号:CN202410159249.0

    申请日:2024-02-04

    Abstract: 本发明提供一种肖特基二极管模型的构建方法、装置及电子设备。该方法包括:获取目标肖特基二极管及其外围测试电路的整体伏安特性IV曲线和整体电流电势CV曲线;将整体IV曲线和整体CV曲线分别进行去嵌入处理,得到目标肖特基二极管的IV测试值和CV测试值;根据IV测试值和CV测试值得到模型参数;根据模型参数对预先构建的IV模型和CV模型赋值,得到目标肖特基二极管的模型;其中,预先构建的IV模型中包括用于修正反向偏压下电流值的电阻;预先构建的CV模型中包括双曲线函数和指数函数。本发明能够优化目标肖特基二极管在零点漂移与反向偏压下的电流,提高非线性仿真下准确率,进而提高肖特基模型在电路非线性仿真下的准确率以及效率。

    晶体振荡器使能电路
    6.
    发明授权

    公开(公告)号:CN111786655B

    公开(公告)日:2023-06-13

    申请号:CN202010734476.3

    申请日:2020-07-27

    Abstract: 本发明适用于晶体振荡器技术领域,提供了一种晶体振荡器使能电路,包括:电位控制模块和电阻控制模块;电位控制模块适于与使能端连接和使能输出控制端连接,用于当使能端接低电位时,使得使能输出控制端为高电位,或,当使能端悬空时,使得使能输出控制端为低电位;电阻控制模块,适于与使能端和使能输出控制端连接,用于当使能端为低电位时,电阻控制模块对应的阻值为第一预设阻值,或当使能端悬空时,电阻控制模块对应的阻值为第二预设阻值,第一预设阻值大于第二预设阻值。本发明能够使晶体振荡器为待机工作状态时上拉阻值为大阻值,保障晶体振荡器的节能特性,还能使得晶体振荡器为工作状态时上拉阻值为小阻值,保障晶体振荡器的抗干扰特性。

    一种滤波器件和滤波电路
    8.
    发明公开

    公开(公告)号:CN115412055A

    公开(公告)日:2022-11-29

    申请号:CN202210960582.2

    申请日:2022-08-11

    Abstract: 本发明提供一种滤波器件和滤波电路。该滤波器件包括:芯片滤波器、第一FBAR谐振器、第二FBAR谐振器、第一匹配电感、第二匹配电感和第三匹配电感;第一匹配电感、第二匹配电感、第三匹配电感和芯片滤波器依次串联连接;第一FBAR谐振器一端连接于第一匹配电感与第二匹配电感之间;第二FBAR谐振器一端连接于第二匹配电感与第三匹配电感之间;第一匹配电感悬空一端为输入端;芯片滤波器第一端与第三匹配电感连接第一FBAR谐振器和第二FBAR谐振器的串联谐振频率在芯片滤波器的阻带近端的频率范围内。本发明能够通过设置Q值高的FBAR谐振器,在芯片滤波器阻带近端产生传输零点、形成陷波,FBAR谐振器的串联谐振频率决定传输零点频率,提高了芯片滤波器的阻带近端抑制度。

Patent Agency Ranking