-
公开(公告)号：CN118016709A
公开(公告)日：2024-05-10
申请号：CN202410149000.1
申请日：2024-02-02
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L29/778 , H01L21/335
Abstract: 本发明属于新型半导体技术领域，具体公开一种基于GaN材料的HEMT外延结构及其生长方法。本发明提供的外延结构，包括由下到上依次层叠的基底、InN层、缓冲层、第一帽层、插入层、势垒层和第二帽层；其中，所述缓冲层为Inx1GaN层、Inx2GaN/GaN超晶格层或Inx3GaN/InN超晶格层中至少一层。本发明通过在基底上外延InN层和特定的缓冲层，可明显的提高HEMT器件的载流子浓度和迁移率，并降低器件的位错密度；特定的外延结构减少了异质界面的缺陷，提高了外延层的质量，使制备的器件具有优异的性能，还在一定程度上简化了生长工艺，降低了成本。
-
公开(公告)号：CN116313795A
公开(公告)日：2023-06-23
申请号：CN202310080421.9
申请日：2023-02-06
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/335 , H01L21/205 , H01L21/8252
Abstract: 本发明属于半导体技术领域，尤其涉及一种GaN基场效应管外延方法，本发明通过将衬底置于特定温度和压力的生长反应室内，通入镓源和氨气，在衬底上生长第一GaN外延层，改变反应室的温度和压力，通入镓源、氨气和铝源，在第一GaN外延层上生长AlGaN外延层，再次改变反应室的温度和压力，通入镓源和氨气，在AlGaN外延层上生长第二GaN外延层，再次改变反应室的温度和压力，通入镓源、镓源和氨气，在第二GaN外延层上生长第三GaN外延层，其中，AlGaN外延层和第二GaN外延层之间发生自发极化反应，在两层之间产生二维空穴气体，从而能够使得GaN基场效应管与GaN基高电子迁移率晶体管互补，实现单片集成。
-
公开(公告)号：CN116219394A
公开(公告)日：2023-06-06
申请号：CN202310121963.6
申请日：2023-02-16
Applicant: 中国电子科技集团公司第十三研究所
IPC: C23C16/34
Abstract: 本申请适用于半导体衬底材料制备技术领域，提供了一种GaN HEMT上降低Fe拖尾的方法，该GaN HEMT上降低Fe拖尾的方法包括：将衬底置入MOCVD设备的反应室；在衬底上生长故意掺Fe的第一GaN层；在高温条件下，在第一GaN层上生长AlN层；在AlN层上生长非故意掺杂的第二GaN层。本申请在高温条件下生长AlN层，利用AlN层的晶格常数较小的特点，增加后续生长非故意掺杂的GaN层的压应力，阻止Fe通过分凝现象向非故意掺杂的GaN层中掺入，进而有效地改善Fe拖尾的问题。
-
公开(公告)号：CN116092924A
公开(公告)日：2023-05-09
申请号：CN202310080402.6
申请日：2023-02-06
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/205 , H01L31/18 , H01L31/0304
Abstract: 本发明提供一种砷化镓外延层的制备方法及结构。该方法包括：在As束流的保护下，将GaAs衬底的温度设置为第一预设温度，打开Ga束流，在GaAs衬底上生长GaAs缓冲层；打开P型掺杂源束流，在GaAs缓冲层上生长P型体掺杂GaAs外延层；关断Ga束流，在P型体掺杂GaAs外延层上生长P型平面掺杂层；重复执行“打开Ga束流，在当前P型平面掺杂层上生长新的P型体掺杂GaAs外延层”步骤，以及“关断Ga束流，在当前P型体掺杂GaAs外延层上生长新的P型平面掺杂层”步骤，直到P型体掺杂GaAs外延层的层数达到预设层数时，关断Ga束流和P型掺杂源束流，得到砷化镓外延层结构。本发明能够提高砷化镓P型掺杂浓度。
-
公开(公告)号：CN111146078B
公开(公告)日：2022-11-15
申请号：CN201911376545.1
申请日：2019-12-27
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/02
Abstract: 本发明涉及半导体技术领域，具体公开一种AlN薄膜的制备方法。所述制备方法为：将清洗后的衬底放入反应腔内，并对衬底进行热处理；向所述反应腔内通入氮源；将所述反应腔内的温度升至预设的第一温度，并向所述反应腔内通入Al源，以进行AlN层的生长；当达到预设条件时，停止向所述反应腔内通入Al源，并将所述反应腔内的温度降至预设的第二温度，以终止当前AlN层的生长；重复进行N‑1次所述步骤c至所述步骤d的操作，以生长出包括N层AlN层的AlN薄膜，其中，N为大于1的整数。本发明采用重复生长的方法生长AlN薄膜，能够在较低温度生长高质量AlN外延薄膜，具有很宽的工艺窗口。
-
Patent Agency Ranking
公开(公告)号：CN115323487A
公开(公告)日：2022-11-11
申请号：CN202210876665.3
申请日：2022-07-25
Applicant: 中国电子科技集团公司第十三研究所
IPC: C30B25/18 , C30B29/38 , H01L21/02 , H01L21/306
Abstract: 本发明提供一种衬底表面刻蚀方法及半导体器件。衬底为SiC衬底或Si衬底，该方法包括：将衬底放入MOCVD设备的反应室内；对反应室内的环境条件进行第一次调整，以使反应室满足衬底刻蚀所需的环境条件；向反应室内通入载气，并向反应室内通入CBr4或CCl4，以对衬底进行刻蚀处理。CBr4在一定环境条件下可以分解出Br原子，CCl4在一定环境条件下可以分解出Cl原子，Br原子或Cl原子可以与衬底表面的Si原子发生反应，生成气态的溴化硅或氯化硅，达到刻蚀衬底表面，去除衬底表面的氧化层以及亚损伤层的目的。
-
公开(公告)号：CN113628967A
公开(公告)日：2021-11-09
申请号：CN202110677351.6
申请日：2021-06-18
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/335 , H01L21/02 , H01L29/06 , H01L29/778
Abstract: 本发明适用于氮化物材料制备方法技术领域，提供了一种用于氮化物外延衬底的原位处理方法及衬底。其中处理方法包括：提供一衬底，衬底设于MOCVD反应室内；生长氮化物薄膜：在第一预设温度下，向反应室内通入氢气、MO源和氨气，在衬底的第一表面上生长岛状的氮化物薄膜，当生长的氮化物薄膜达到第一预设厚度时，关闭MO源和氨气；刻蚀氮化物薄膜：在第一预设时间内，将温度升高到第二预设温度，持续通入的氢气对氮化物薄膜的表面进行刻蚀，岛与岛结界处的氮化物分解；循环进行生长氮化物薄膜和刻蚀氮化物薄膜的步骤，形成具有开孔的图形化掩膜层，图形化掩膜层用于生长氮化物外延。本申请提供的氮化物外延材料的生长方法简单，可有效减少位错密度。
-
公开(公告)号：CN110791805A
公开(公告)日：2020-02-14
申请号：CN201911056795.7
申请日：2019-10-31
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本发明涉及半导体技术领域，具体公开一种衬底、外延片及其生长方法。所述衬底，包括：晶片，所述晶片上外延BxAl1-xN薄膜层，所述BxAl1-xN薄膜层的厚度为1-2000nm。所述外延片为基于上述衬底制备的氮化物外延材料。本申请通过在晶片上外延BxAl1-xN薄膜形成BAlN复合衬底，然后在BAlN复合衬底上外延生长氮化物薄膜，由于B元素与氮化物晶格匹配，且BN晶格具有的滑移特性，降低氮化物外延薄膜的位错密度和应力，提高了氮化物外延材料的晶体质量。
-
公开(公告)号：CN110676316A
公开(公告)日：2020-01-10
申请号：CN201910892871.1
申请日：2019-09-20
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L29/778 , H01L29/40
Abstract: 本发明适用于半导体器件技术领域，公开了一种增强型场效应晶体管，增强型场效应晶体管自下而上依次包括衬底、沟道层、势垒层、钝化层和至少一层预设结构；预设结构自下而上依次包括绝缘介质层和场板；沟道层上分列有源电极和漏电极，势垒层上设有栅电极，钝化层位于源电极与栅电极之间以及栅电极与漏电极之间，绝缘介质层覆盖栅电极；在源电极和漏电极之间的沟道层中存在无载流子区和载流子区，在栅电极正下方以外的沟道层中存在无载流子区，且在栅电极正下方的沟道层中存在载流子区；在无载流子区的正上方具有场板。本发明提供的增强型场效应晶体管利用横向能带工程实现增强型器件，并利用场板结构能够提高击穿电压，提高器件的可靠性。
-
公开(公告)号：CN110444600A
公开(公告)日：2019-11-12
申请号：CN201910717860.X
申请日：2019-08-05
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L29/778 , H01L21/335
Abstract: 本发明适用于半导体器件技术领域，尤其涉及一种GaN基异质结场效应晶体管及制造方法。所述晶体管自下而上依次包括衬底、成核层、缓冲层、沟道层、插入层、势垒层及分列于所述势垒层上的源极、栅极和漏极；其中，所述势垒层的形成材料包括：B(Al,Ga,In)N；所述势垒层的禁带宽度大于所述沟道层的禁带宽度，且所述势垒层的禁带宽度小于所述插入层的禁带宽度。其中B(Al,Ga,In)N材质的势垒层形成的异质结界面带隙差非常大，势垒层拥有超大极化场强，只需较薄的厚度即可得到很高的二维电子气浓度，从而有效抑制器件尺寸等比例缩小带来的短沟道效应，满足器件的需求。
-
-
-
-
-
-
-
-
-
Search Results
135
records
(took 0.126 seconds)
