公开(公告)号：CN118053756A

公开(公告)日：2024-05-17

申请号：CN202410098725.2

申请日：2024-01-24

Applicant: 中国电子科技集团公司第十三研究所

Inventor： 潘国平 ,  张志荣 ,  尹甲运 ,  高楠 ,  王波 ,  房玉龙

IPC: H01L21/335 ,  H01L29/06 ,  H01L29/778 ,  C30B29/38

Abstract: 本申请适用于半导体技术领域，提供了高电子迁移率晶体管材料的制备方法、材料和晶体管，该方法包括：将衬底放入反应室，清洗衬底；在清洗完成后的衬底上依次生长AlN成核层、AlGaN缓冲层和GaN沟道层；其中，氨气作为N源；在GaN沟道层生长完成后，将反应室内的氨气量增加到第一预设区间内，之后调节反应室内的温度和气压达到AlN势垒层的生长条件时，再将反应室内的氨气量减小到第二预设区间，生长AlN势垒层；在AlN势垒层生长完成后，在AlN势垒层的上方生长保护层。本申请能够得到性能更强，稳定性更好，陷阱效应更少的高电子迁移率晶体管材料。

公开(公告)号：CN110797394B

公开(公告)日：2023-07-25

申请号：CN201911056791.9

申请日：2019-10-31

Applicant: 中国电子科技集团公司第十三研究所

Inventor： 张志荣 ,  郭艳敏 ,  尹甲运 ,  王波 ,  高楠 ,  房玉龙 ,  冯志红

IPC: H01L29/20 ,  H01L21/335 ,  H01L29/778 ,  H01L29/06

Abstract: 本发明涉及半导体技术领域，具体公开一种高电子迁移率晶体管外延结构及其制备方法。所述外延结构从下到上依次包括衬底、InxGa1‑xN/GaN多量子阱层、GaN缓冲层和有源区。所述制备方法包括，所述衬底置于反应室内，对所述衬底进行热处理，然后在衬底上依次生长InxGa1‑xN/GaN多量子阱层、GaN缓冲层和有源区，获得完整外延结构。本申请在衬底表面首先生长多量子阱层，多量子阱会捕获杂质形成的载流子，降低进入氮化镓缓冲层的杂质载流子浓度，提高HEMT的迁移率和器件的性能；同时，部分In会逸出表面，使生长表面形成类纳米图形衬底，促使氮化镓侧向外延生长，有利于提高氮化镓外延材料的晶体质量。

公开(公告)号：CN115188658A

公开(公告)日：2022-10-14

申请号：CN202210876233.2

申请日：2022-07-25

Applicant: 中国电子科技集团公司第十三研究所

Inventor： 王波 ,  房玉龙 ,  尹甲运 ,  张志荣 ,  高楠 ,  芦伟立 ,  李佳 ,  陈宏泰 ,  牛晨亮

IPC: H01L21/02 ,  C30B29/40 ,  C30B25/18

Abstract: 本发明提供一种图形化氮化铝缓冲层的生长方法及半导体器件。该方法包括：将衬底放入MOCVD设备的反应室内；对反应室内的环境条件进行第一次调整，并向反应室内通入氢气、氮气或氢气和氮气的混合气作为载气，以及向反应室内通入铝源、镓源和氨气，在衬底上生长AlGaN层；持续向反应室内通入载气，停止向反应室内通入铝源和镓源，并对反应室内的环境条件进行第二次调整，对AlGaN层进行刻蚀和重结晶，生成岛状的氮化铝缓冲。本发明通过刻蚀破坏AlGaN层中的Ga‑N键，使得Ga原子从AlGaN层中脱附，并重结晶成图形化的AlN缓冲层材料，使得后续生长氮化物材料变为横向外延，可以减少外延材料的位错和缺陷密度。

公开(公告)号：CN110797259B

公开(公告)日：2022-03-29

申请号：CN201911013915.5

申请日：2019-10-23

Applicant: 中国电子科技集团公司第十三研究所

Inventor： 王元刚 ,  冯志红 ,  吕元杰 ,  张志荣 ,  周幸叶 ,  谭鑫 ,  宋旭波 ,  梁士雄

IPC: H01L21/3065 ,  H01L21/306 ,  H01L29/20

Abstract: 本发明适用于半导体技术领域，提供了一种同质外延氮化镓衬底处理方法及氮化镓衬底，所述方法包括：在氮化镓衬底外延生长异质结前，对所述氮化镓衬底进行干法刻蚀工艺处理，且刻蚀角度不等于90度，所述刻蚀角度为所述氮化镓的等离子体加速方向与所述氮化镓衬底的夹角角度。本发明能够通过斜角干法刻蚀工艺，缓解GaN衬底表面不平整特性，减小硅的吸附面积，抑制副沟道效应。

公开(公告)号：CN109887838B

公开(公告)日：2021-12-24

申请号：CN201811475672.2

申请日：2018-12-04

Applicant: 中国电子科技集团公司第十三研究所

Inventor： 尹甲运 ,  房玉龙 ,  王波 ,  张志荣 ,  郭艳敏 ,  李佳 ,  芦伟立 ,  冯志红

IPC: H01L21/205 ,  H01L21/223 ,  C23C16/34 ,  C23C16/455

Abstract: 本发明公开了一种氮化镓材料掺杂铁元素的方法，包括：在衬底上生长GaN材料，并在生长所述GaN材料时通入铁元素；达到第一预设条件时停止通入所述铁元素，开始通入三甲基铟；达到第二预设条件时结束生长所述GaN材料，并停止通入所述三甲基铟。本发明通过在停止通入所述铁元素时通入三甲基铟，降低表面Fe元素的残留，加速残余Fe元素的解析，从而降低生长Fe掺杂GaN材料时关闭Fe源后GaN材料中的拖尾现象，减小关闭Fe源后Fe元素进入GaN沟道的风险，提高氮化镓器件的击穿电压，提高氮化镓器件的可靠性。

公开(公告)号：CN105762183B

公开(公告)日：2019-01-04

申请号：CN201610325166.X

申请日：2016-05-17

Applicant: 中国电子科技集团公司第十三研究所

Inventor： 房玉龙 ,  冯志红 ,  郭艳敏 ,  尹甲运 ,  宋旭波 ,  王波 ,  周幸叶 ,  张志荣 ,  王元刚 ,  李佳 ,  敦少博 ,  芦伟立 ,  高楠

IPC: H01L29/772 ,  H01L29/40 ,  H01L29/06 ,  H01L21/335 ,  H01L21/28

Abstract: 本发明公开了一种具有场板的AlGaN/GaN极化掺杂场效应晶体管及制造方法，涉及半导体器件制备领域。晶体管从下至上依次为衬底、成核层、GaN缓冲层、未掺杂的GaN沟道层、组分单调变化的AlxGa1‑xN层、组分固定的AlyGa1‑yN层，其中，y≥x，在组分固定的AlyGa1‑yN层上沉积欧姆接触金属并进行高温合金形成源金属电极和漏金属电极，在组分固定的AlyGa1‑yN层上沉积肖特基接触金属并进行高温合金形成栅金属电极，源金属电极与栅金属电极之间以及栅金属电极与漏金属电极之间沉积钝化层，在钝化层上沉积金属场板。具有场板的AlGaN/GaN极化掺杂场效应晶体管中电子气呈准三维分布，器件线性度高，其具有的场板结构可以降低栅极边缘的电场峰值，提升器件沟道电场分布均匀性，提高器件的击穿电压。

公开(公告)号：CN108447788A

公开(公告)日：2018-08-24

申请号：CN201810356312.4

申请日：2018-04-19

Applicant: 中国电子科技集团公司第十三研究所

Inventor： 房玉龙 ,  郭艳敏 ,  尹甲运 ,  李佳 ,  张志荣 ,  王波 ,  芦伟立 ,  高楠 ,  冯志红

IPC: H01L21/335

Abstract: 本发明适用于半导体技术领域，提供了一种增强型高电子迁移率晶体管的制备方法，该方法包括：在衬底上依次生长缓冲层、沟道层和势垒层；其中，所述缓冲层、所述沟道层和所述势垒层的材料均为III族氮化物，且所述势垒层的材料的极化强度大于所述沟道层的材料的极化强度；在所述势垒层的栅电极区上表面生长p型掺杂的III族氮化物p型层；在氮氧化物气氛中激活所述p型层中的掺杂元素；在所述p型层的上表面形成栅电极；在所述势垒层的源电极区上表面形成源电极，在所述势垒层的漏电极区上表面形成漏电极。本发明能够提高受主杂质的离化率，进而提高p型层的载流子浓度。

公开(公告)号：CN105006427B

公开(公告)日：2018-01-30

申请号：CN201510470018.2

申请日：2015-08-04

Applicant: 中国电子科技集团公司第十三研究所

Inventor： 张志荣 ,  尹甲运 ,  房玉龙 ,  芦伟立 ,  冯志红

IPC: H01L21/205 ,  H01L21/02

Abstract: 本发明公开了一种利用低温过渡层生长高质量氮化镓外延结构的方法，涉及半导体技术领域。该方法包括以下步骤：1）采用MOCVD技术，对衬底在高温下热处理后，降温；2）在衬底上生长一层低温氮化物形核层；3）退火，实现形核层结晶；4）升高温度，在退火后的形核层上生长一层氮化镓；5）停止通入镓源，停止生长氮化镓，降温；6）继续通入镓源生长氮化镓，并升高温度；7）在氮化镓层上依次生长插入层，沟道层，盖帽层以及钝化层，得到完成的外延结构。本发明利用低温过渡层有效降低氮化镓外延层位错密度，提高氮化镓晶体质量，进而提高氮化镓基器件的使用寿命及效率。

公开(公告)号：CN107633999A

公开(公告)日：2018-01-26

申请号：CN201710827053.4

申请日：2017-09-14

Applicant: 中国电子科技集团公司第十三研究所

Inventor： 李佳 ,  芦伟立 ,  房玉龙 ,  尹甲运 ,  王波 ,  郭艳敏 ,  张志荣 ,  冯志红

IPC: H01L21/02

Abstract: 本发明公开了一种二氧化硅介质层的制备方法，涉及半导体技术领域。该方法包括以下步骤：在基板上生长N型重掺杂碳化硅外延层，所述N型重掺杂碳化硅外延层的掺杂元素为氮；通过氧化工艺将所述N型重掺杂碳化硅外延层氧化形成二氧化硅介质层。本发明通过热氧化工艺将N型重掺杂碳化硅外延层氧化形成二氧化硅介质层，由于掺杂氮元素的N型重掺杂碳化硅外延层在氧化后，存在大量的C≡N键或者Si≡N键，这种强健可以释放界面应力，从而使界面陷阱密度减小。该方法形成的二氧化硅介质层不再进行氮化退火处理，从而减少器件制作工序，降低成本。

公开(公告)号：CN107578988A

公开(公告)日：2018-01-12

申请号：CN201710822537.X

申请日：2017-09-13

Applicant: 中国电子科技集团公司第十三研究所

Inventor： 李佳 ,  芦伟立 ,  房玉龙 ,  尹甲运 ,  王波 ,  郭艳敏 ,  张志荣 ,  冯志红

IPC: H01L21/04

Abstract: 本发明公开了一种碳化硅外延层钝化方法，涉及半导体技术领域。该方法包括以下步骤：在反应室通入碳源和硅源，在衬底上生长碳化硅外延层；关闭所述碳源，在所述反应室通入氮源和硅源，在所述碳化硅外延层的上表面生长氮化硅薄膜。本发明生长的氮化硅薄膜缺陷少、质量高，可以作为场效应晶体管的栅下介质层，不需要再进行氧化工艺形成SiO2介质层，从而减少器件制作工序。