一种碳化硅紫外雪崩光电探测器及组件

    公开(公告)号:CN118053932A

    公开(公告)日:2024-05-17

    申请号:CN202410121889.2

    申请日:2024-01-29

    Abstract: 本发明提供一种碳化硅紫外雪崩光电探测器及组件,该探测器包括:碳化硅衬底,以及在碳化硅衬底上、自下而上依次外延生长的缓冲层、倍增层、电荷层、渐变层、吸收层和接触层;渐变层的掺杂浓度自下而上依次减小,其中,吸收层的掺杂浓度低于电荷层的掺杂浓度;渐变层的最大掺杂浓度小于等于电荷层的掺杂浓度;渐变层的最小掺杂浓度大于等于吸收层的掺杂浓度。本发明通过在掺杂浓度差异较大的吸收层与电荷层之间设置渐变层,可通过渐变层的掺杂浓度渐变实现吸收层与电荷层的能带渐变,可有效减少吸收层与电荷层之间电荷累积,提高光生载流子的输运效率,降低体内漏电,降低探测器的暗电流和暗计数率,显著提升光电探测效率。

    晶体管外延材料制备方法、场效应管、放大电路及放大器

    公开(公告)号:CN118053757A

    公开(公告)日:2024-05-17

    申请号:CN202410120024.4

    申请日:2024-01-29

    Abstract: 本申请适用于半导体技术领域,提供了晶体管外延材料制备方法、场效应管、放大电路及放大器,该方法包括:将GaAs衬底放置于衬底托盘上;在GaAs衬底的上方生长GaAs缓冲层;在GaAs缓冲层上方以第一预设温度生长第一预设数量的超晶格;在生长完第一预设数量的超晶格之后,将第一预设温度降低至有源器件层的生长温度,并且在降温的同时,在第一预设数量的超晶格的上方生长第二预设数量的超晶格;其中,第一预设数量的超晶格和第二预设数量的超晶格共同组成超晶格层;在超晶格层的上方依次生长有源器件层和GaAs接触层。本申请能够保证晶体管外延材料的片内方阻的均匀性。

    测试样品的制作方法及测试样品
    3.
    发明公开

    公开(公告)号:CN118294230A

    公开(公告)日:2024-07-05

    申请号:CN202410374551.8

    申请日:2024-03-29

    Abstract: 本申请提供一种测试样品的制作方法及测试样品。该制作方法用于制作HEMT类外延材料进行VDP_HALL测试所使用的测试样品,该制作方法包括:手工制作第一预制样品;第一预制样品包括衬底和位于衬底上的外延层;基于预先制作的电极定位模具,将预先制作好的电极材料块,放置在外延层上的定位位置;将放置有电极材料块的第一预制样品进行加热,使电极材料块熔化形成欧姆电极,得到第二预制样品;基于预先制作的化蜡模具,在第二预制样品上覆盖蜡膜;蜡膜覆盖欧姆电极,蜡膜的形状和尺寸与测试样品的外延片的形状和尺寸相同;去除未被蜡膜覆盖的外延层,并去除蜡膜,得到测试样品。本申请可以同时兼顾测试样品一致性、低成本和短周期。

    图形化氮化铝缓冲层的生长方法及半导体器件

    公开(公告)号:CN115188658A

    公开(公告)日:2022-10-14

    申请号:CN202210876233.2

    申请日:2022-07-25

    Abstract: 本发明提供一种图形化氮化铝缓冲层的生长方法及半导体器件。该方法包括:将衬底放入MOCVD设备的反应室内;对反应室内的环境条件进行第一次调整,并向反应室内通入氢气、氮气或氢气和氮气的混合气作为载气,以及向反应室内通入铝源、镓源和氨气,在衬底上生长AlGaN层;持续向反应室内通入载气,停止向反应室内通入铝源和镓源,并对反应室内的环境条件进行第二次调整,对AlGaN层进行刻蚀和重结晶,生成岛状的氮化铝缓冲。本发明通过刻蚀破坏AlGaN层中的Ga‑N键,使得Ga原子从AlGaN层中脱附,并重结晶成图形化的AlN缓冲层材料,使得后续生长氮化物材料变为横向外延,可以减少外延材料的位错和缺陷密度。

    一种GaN基场效应管外延方法
    7.
    发明公开

    公开(公告)号:CN116313795A

    公开(公告)日:2023-06-23

    申请号:CN202310080421.9

    申请日:2023-02-06

    Abstract: 本发明属于半导体技术领域,尤其涉及一种GaN基场效应管外延方法,本发明通过将衬底置于特定温度和压力的生长反应室内,通入镓源和氨气,在衬底上生长第一GaN外延层,改变反应室的温度和压力,通入镓源、氨气和铝源,在第一GaN外延层上生长AlGaN外延层,再次改变反应室的温度和压力,通入镓源和氨气,在AlGaN外延层上生长第二GaN外延层,再次改变反应室的温度和压力,通入镓源、镓源和氨气,在第二GaN外延层上生长第三GaN外延层,其中,AlGaN外延层和第二GaN外延层之间发生自发极化反应,在两层之间产生二维空穴气体,从而能够使得GaN基场效应管与GaN基高电子迁移率晶体管互补,实现单片集成。

    一种GaN HEMT上降低Fe拖尾的方法
    8.
    发明公开

    公开(公告)号:CN116219394A

    公开(公告)日:2023-06-06

    申请号:CN202310121963.6

    申请日:2023-02-16

    Abstract: 本申请适用于半导体衬底材料制备技术领域,提供了一种GaN HEMT上降低Fe拖尾的方法,该GaN HEMT上降低Fe拖尾的方法包括:将衬底置入MOCVD设备的反应室;在衬底上生长故意掺Fe的第一GaN层;在高温条件下,在第一GaN层上生长AlN层;在AlN层上生长非故意掺杂的第二GaN层。本申请在高温条件下生长AlN层,利用AlN层的晶格常数较小的特点,增加后续生长非故意掺杂的GaN层的压应力,阻止Fe通过分凝现象向非故意掺杂的GaN层中掺入,进而有效地改善Fe拖尾的问题。

    砷化镓外延层的制备方法及结构
    9.
    发明公开

    公开(公告)号:CN116092924A

    公开(公告)日:2023-05-09

    申请号:CN202310080402.6

    申请日:2023-02-06

    Abstract: 本发明提供一种砷化镓外延层的制备方法及结构。该方法包括:在As束流的保护下,将GaAs衬底的温度设置为第一预设温度,打开Ga束流,在GaAs衬底上生长GaAs缓冲层;打开P型掺杂源束流,在GaAs缓冲层上生长P型体掺杂GaAs外延层;关断Ga束流,在P型体掺杂GaAs外延层上生长P型平面掺杂层;重复执行“打开Ga束流,在当前P型平面掺杂层上生长新的P型体掺杂GaAs外延层”步骤,以及“关断Ga束流,在当前P型体掺杂GaAs外延层上生长新的P型平面掺杂层”步骤,直到P型体掺杂GaAs外延层的层数达到预设层数时,关断Ga束流和P型掺杂源束流,得到砷化镓外延层结构。本发明能够提高砷化镓P型掺杂浓度。

Patent Agency Ranking