-
公开(公告)号：CN102560416B
公开(公告)日：2014-06-04
申请号：CN201010615163.2
申请日：2010-12-30
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Inventor： 徐强
Abstract: 本发明提供一种在晶片上生长含碳薄膜的方法，所述方法使用带有气体分流盘的反应室，且气体分流盘的气体分流面朝向反应室内，气体分流面具有气体分流孔，包括：a）经由气体分流孔向反应室内通入反应气体，以在气体分流面上生长牺牲薄膜，其中，生长牺牲薄膜的方法为等离子体增强化学气相沉积法；b）将晶片放入反应室内，经由气体分流孔向反应室内通入含碳气体以在晶片上生长含碳薄膜；c）移出晶片，并去除牺牲薄膜。本发明的方法能够防止高能量的等离子体对气体分流盘造成损伤，从而在既能彻底去除有机残留物的同时，又能避免损伤气体分流盘，从而既防止晶片遭受污染，又能提高生产含碳薄膜机器的使用寿命，从而提高生产效率、降低生产成本。
-
公开(公告)号：CN102110639B
公开(公告)日：2013-12-04
申请号：CN200910200988.5
申请日：2009-12-23
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Inventor： 徐强
IPC: H01L21/768 , C23C16/44
Abstract: 本发明提供了一种制作扩散阻挡层的方法，该方法包括：在反应腔中通入稀释性气体、三甲基硅烷和氨气，利用多频等离子化学气相沉积在填充于互连槽的铜表面和介质层表面淀积一层扩散阻挡层。采用本发明的方法，利用多频等离子化学气相沉积，缩小了扩散阻挡层的折光指数的变化范围，进一步减小了检测获得的器件的击穿电压的变化范围。
-
公开(公告)号：CN102110635B
公开(公告)日：2013-03-13
申请号：CN200910200989.X
申请日：2009-12-23
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L21/762 , H01L21/316
Abstract: 本发明公开了一种减少HDP CVD工艺中的等离子体诱发损伤的方法，该方法包括：将所需处理的晶圆放置于高密度等离子体反应腔中，依次进行稳定压力处理工艺、等离子体激发处理工艺和气体流通处理工艺；进行第一次富氧二氧化硅保护层沉积工艺；进行富硅二氧化硅保护层沉积工艺，以沉积一富硅二氧化硅保护层；进行加热处理工艺；依次进行第二次富氧二氧化硅保护层沉积工艺、预置偏压处理工艺和主体层沉积工艺。通过上述的方法，可有效地减少等离子体诱发损伤现象的出现，提高半导体器件的良率和可靠性。
-
公开(公告)号：CN102148188B
公开(公告)日：2016-02-03
申请号：CN201010110494.0
申请日：2010-02-09
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L21/768 , H01L23/522
Abstract: 本发明提出了一种制作半导体器件的方法，包括下列步骤，提供一前端器件层；在所述前端器件层表面形成第一钝化层，所述钝化层上形成露出前端器件层的沟槽；在所述沟槽内以及第一钝化层表面形成金属层；在所述金属层的表面形成缓冲层。本发明还提出了一种半导体器件的结构，包括前端器件层；在所述前端器件层表面形成的第一钝化层，所述钝化层中具有露出所述前端器件层的沟槽；在所述沟槽内以及第一钝化层表面形成的金属层；在所述金属层的表面形成的缓冲层。
-
公开(公告)号：CN102080217B
公开(公告)日：2013-09-18
申请号：CN200910199648.5
申请日：2009-11-26
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Inventor： 徐强
IPC: C23C16/455 , C23C16/52
Abstract: 本发明提供了一种非等离子体辅助的化学气相沉积，该方法包括：在将晶圆置于反应腔之前，清洗反应腔内壁沉积的沉积物，在反应腔内壁沉积一层第二沉积物，根据反应腔内的气压调节通入保护性气体的时间；将晶圆置于反应腔后，利用非等离子体辅助的化学气相沉积在晶圆上制作介质层。采用本发明公开的方法，在晶圆置于反应腔之前，会对反应腔内壁沉积的沉积物进行清洗，去除残留在反应腔内壁的沉积物，之后在反应腔内壁沉积一层第二沉积物，以使晶圆置于反应腔制作介质层时反应腔内的环境一致；通过对反应腔的清洗和调节通入保护性气体的时间，避免反应腔内温度的剧烈变化影响后续制作的介质层厚度，减小了介质层厚度的变化范围。
-
Patent Agency Ranking
公开(公告)号：CN102024786B
公开(公告)日：2013-01-30
申请号：CN200910195496.1
申请日：2009-09-09
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L23/528 , H01L23/532 , H01L27/02 , H01L21/768
Abstract: 本发明提供了一种用于互连工艺中的半导体器件及其制造方法。所述半导体器件包括前端器件层，所述前端器件层的表层为介电层，所述介电层中包含有填充了金属层的沟槽；在金属层以及介电层上沉积的第一高应力覆盖层；在第一高应力覆盖层上沉积的第一钝化层；在第一钝化层上沉积的第二高应力覆盖层；以及在第二高应力覆盖层上沉积的第二钝化层。根据本发明的用于互连工艺的半导体器件及其制造方法，通过高应力覆盖层与钝化层的堆叠结构改善晶片由于应力作用导致的翘曲。
-
公开(公告)号：CN101451272B
公开(公告)日：2012-05-09
申请号：CN200710171575.X
申请日：2007-11-30
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: C30B29/38 , C30B25/00 , H01L21/205
Abstract: 本发明提供了一种可减小金属前介质层中空洞形成概率的氮化硅制作方法，该氮化硅制作在已制成半导体器件的硅衬底上，且其在制作金属前介质层前制作。现有技术在完成第一和第二预沉积工艺步骤后进行连续的氮化硅沉积工艺步骤，从而使半导体器件中间隙的纵宽比较大，故增大了金属前介质层中形成空洞的概率。本发明的可减小金属前介质层中空洞形成概率的氮化硅制作方法依次进行第一预沉积工艺步骤、至少一主沉积工艺步骤、吹扫工艺步骤、抬升工艺步骤和抽风工艺步骤，其中，该主沉积工艺步骤包括第二预沉积工艺步骤、氮化硅沉积工艺步骤和氮气处理工艺步骤。采用本发明可减少金属前介质层中空洞的形成概率，大大提高了金属前介质层的质量。
-
公开(公告)号：CN102148188A
公开(公告)日：2011-08-10
申请号：CN201010110494.0
申请日：2010-02-09
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/768 , H01L23/522
Abstract: 本发明提出了一种制作半导体器件的方法，包括下列步骤，提供一前端器件层；在所述前端器件层表面形成第一钝化层，所述钝化层上形成露出前端器件层的沟槽；在所述沟槽内以及第一钝化层表面形成金属层；在所述金属层的表面形成缓冲层。本发明还提出了一种半导体器件的结构，包括前端器件层；在所述前端器件层表面形成的第一钝化层，所述钝化层中具有露出所述前端器件层的沟槽；在所述沟槽内以及第一钝化层表面形成的金属层；在所述金属层的表面形成的缓冲层。
-
公开(公告)号：CN101546707B
公开(公告)日：2011-06-15
申请号：CN200810035097.4
申请日：2008-03-25
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/31 , H01L21/762 , H01L21/768 , H01L21/822
Abstract: 本发明提供了一种可提高质量的介质隔离结构制作方法，该介质隔离结构制作在硅衬底上且其具有依次层叠的第一层和第二层介质。现有技术中完成第一CVD工艺后直接进行第二CVD工艺，从而致使第一CVD工艺制成的第一层介质吸水而使其质量降低。本发明首先通过第一CVD工艺沉积该第一层介质，再进行热处理除气，接着通过第二CVD工艺沉积该第二层介质，最后进行化学机械抛光工艺；其中，该第一CVD工艺的缝隙填充能力大于第二CVD工艺的缝隙填充能力。采用本发明可避免第一层介质吸附水分而影响介质隔离结构和半导体器件的质量，从而有效提高介质隔离结构和半导体器件的质量。
-
公开(公告)号：CN102024786A
公开(公告)日：2011-04-20
申请号：CN200910195496.1
申请日：2009-09-09
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L23/528 , H01L23/532 , H01L27/02 , H01L21/768
Abstract: 本发明提供了一种用于互连工艺中的半导体器件及其制造方法。所述半导体器件包括前端器件层，所述前端器件层的表层为介电层，所述介电层中包含有填充了金属层的沟槽；在金属层以及介电层上沉积的第一高应力覆盖层；在第一高应力覆盖层上沉积的第一钝化层；在第一钝化层上沉积的第二高应力覆盖层；以及在第二高应力覆盖层上沉积的第二钝化层。根据本发明的用于互连工艺的半导体器件及其制造方法，通过高应力覆盖层与钝化层的堆叠结构改善晶片由于应力作用导致的翘曲。
-
-
-
-
-
-
-
-
-
Search Results
44
records
(took 0.115 seconds)
