-
公开(公告)号：CN1423836A
公开(公告)日：2003-06-11
申请号：CN00818361.9
申请日：2000-09-11
Applicant: 住友电气工业株式会社
IPC: H01L21/337 , H01L21/338 , H01L27/095 , H01L29/778 , H01L29/80 , H01L29/812
CPC classification number: H01L29/0843 , H01L29/1058 , H01L29/1066 , H01L29/1608 , H01L29/66901 , H01L29/66909 , H01L29/7722 , H01L29/808 , H01L29/8083
Abstract: 一种面结型场效应晶体管及其制造方法,可以得到以低损失、能作高耐压及大电流切换动作的偏差少的面结型场效应晶体管(JFET)。该JFET包括:第二导电型的栅极区域(2),其设在半导体基片的表面；第一导电型的源极区域(1)；第一导电型的通道区域(10),其与源极区域连接；第二导电型的限定区域(5),其与栅极区域连接,限定通道区域；第一导电型的漏极区域(3),其设在背面；第一导电型的漂移区域(4),其从通道向漏极在基片的厚度方向上连续。漂移区域和通道区域的第一导电型杂质的浓度低于源极区域、漏极区域的第一导电型杂质浓度及限定区域的第二导电型杂质的浓度。
-
公开(公告)号：CN101536157B
公开(公告)日：2012-05-30
申请号：CN200780031644.5
申请日：2007-08-23
Applicant: 住友电气工业株式会社
IPC: H01L21/302 , H01L21/205 , H01L33/00
CPC classification number: C30B29/36 , C30B33/12 , H01L21/0475 , H01L29/045 , H01L29/1608
Abstract: 本发明是一种用于制造碳化硅衬底的方法，其中，在其上形成半导体层的主表面具有由平坦台地和台阶组成的台阶-台地结构。用于制造碳化硅衬底的该方法其特征在于，原始材料衬底的主表面(1)的表面取向相对于(0001)面倾斜0.03°至1°的角度，并且以1250℃至1700℃执行氢气蚀刻。还公开了一种SiC衬底，其只具有很少的螺旋凹陷并且表面平坦度极好。
-
公开(公告)号：CN101536157A
公开(公告)日：2009-09-16
申请号：CN200780031644.5
申请日：2007-08-23
Applicant: 住友电气工业株式会社
IPC: H01L21/302 , H01L21/205 , H01L33/00
CPC classification number: C30B29/36 , C30B33/12 , H01L21/0475 , H01L29/045 , H01L29/1608
Abstract: 本发明是一种用于制造碳化硅衬底的方法，其中，在其上形成半导体层的主表面具有由平坦台地和台阶组成的台阶－台地结构。用于制造碳化硅衬底的该方法其特征在于，原始材料衬底的主表面(1)的表面取向相对于(0001)面倾斜0.03°至1°的角度，并且以1250℃至1700℃执行氢气蚀刻。还公开了一种SiC衬底，其只具有很少的螺旋凹陷并且表面平坦度极好。
-
公开(公告)号：CN1243373C
公开(公告)日：2006-02-22
申请号：CN00818361.9
申请日：2000-09-11
Applicant: 住友电气工业株式会社
IPC: H01L21/337 , H01L21/338 , H01L27/095 , H01L29/778 , H01L29/80 , H01L29/812
CPC classification number: H01L29/0843 , H01L29/1058 , H01L29/1066 , H01L29/1608 , H01L29/66901 , H01L29/66909 , H01L29/7722 , H01L29/808 , H01L29/8083
Abstract: 一种面结型场效应晶体管及其制造方法，可以得到以低损失、能作高耐压及大电流切换动作的偏差少的面结型场效应晶体管(JFET)。该JFET包括：第二导电型的栅极区域(2)，其设在半导体基片的表面；第一导电型的源极区域(1)；第一导电型的通道区域(10)，其与源极区域连接；第二导电型的限定区域(5)，其与栅极区域连接，限定通道区域；第一导电型的漏极区域(3)，其设在背面；第一导电型的漂移区域(4)，其从通道向漏极在基片的厚度方向上连续。漂移区域和通道区域的第一导电型杂质的浓度低于源极区域、漏极区域的第一导电型杂质浓度及限定区域的第二导电型杂质的浓度。
-
公开(公告)号：CN1238904C
公开(公告)日：2006-01-25
申请号：CN02802129.0
申请日：2002-06-11
Applicant: 住友电气工业株式会社
IPC: H01L29/808
CPC classification number: H01L29/808 , H01L29/0623 , H01L29/1066 , H01L29/1608
Abstract: 一种横向结型场效应晶体管，包括由n-型掺杂区形成的n-型半导体层(3)和在n-型半导体层(3)上由p-型掺杂区形成的p-型半导体层。另外，在p-型半导体层中设置延伸到n-型半导体层(3)中的p+-型栅区层(7)，它含有p-型杂质，杂质浓度高于n-型半导体层(3)的杂质浓度，还设置n+-型漏区层(9)，与p+-型栅区层(7)隔开预定的距离，它们含有n-型杂质，杂质浓度高于n-型半导体层(3)的杂质浓度。采用这种结构，可以提供横向结型场效应晶体管在保持较高击穿电压特性的同时，使导通电阻被进一步减小。
-
Patent Agency Ranking
公开(公告)号：CN1496587A
公开(公告)日：2004-05-12
申请号：CN02802129.0
申请日：2002-06-11
Applicant: 住友电气工业株式会社
IPC: H01L29/808
CPC classification number: H01L29/808 , H01L29/0623 , H01L29/1066 , H01L29/1608
Abstract: 一种横向结型场效应晶体管，包括由n－型掺杂区形成的n－型半导体层(3)和在n－型半导体层(3)上由p－型掺杂区形成的p－型半导体层。另外，在p－型半导体层中设置延伸到n－型半导体层(3)中的p+－型栅区层(7)，它含有p－型杂质，杂质浓度高于n－型半导体层(3)的杂质浓度，还设置n+－型漏区层(9)，与p+－型栅区层(7)隔开预定的距离，它们含有n－型杂质，杂质浓度高于n－型半导体层(3)的杂质浓度。采用这种结构，可以提供横向结型场效应晶体管在保持较高击穿电压特性的同时，使导通电阻被进一步减小。
-
公开(公告)号：CN102337587A
公开(公告)日：2012-02-01
申请号：CN201110272676.2
申请日：2005-05-13
Applicant: 丰田自动车株式会社 , 住友电气工业株式会社
CPC classification number: C23C16/325
Abstract: 本申请涉及SiC单晶的生长方法和由该方法生长的SiC单晶。本发明提供一种可以以实用的生长速度生长可以用作半导体材料的低缺陷、低杂质的SiC单晶的4H-SiC单晶外延生长方法以及由该方法得到的4H-SiC单晶。本发明的方法包括在使4H-SiC单晶衬底的外延生长面相对于4H-SiC单晶的(0001)面在 轴方向上以至少12度且低于30度的偏角倾斜的同时通过外延生长在所述衬底上生长4H-SiC单晶。
-
公开(公告)号：CN100505318C
公开(公告)日：2009-06-24
申请号：CN200480009832.4
申请日：2004-05-21
Applicant: 住友电气工业株式会社
IPC: H01L29/808 , H01L29/06
CPC classification number: H01L29/66901 , H01L29/0634 , H01L29/1608 , H01L29/808
Abstract: 在SiC单晶衬底(1)上，形成电场驰豫层(12)和p-型缓冲层(2)。电场驰豫层(12)被形成在p-型缓冲层(2)和SiC单晶衬底(1)之间，以使它与SiC单晶衬底(1)接触。在p-型缓冲层(2)上，形成n型半导体层(3)。在n型半导体层(3)上，形成p型半导体层(10)。在p型半导体层(10)上，n+型源极区域层(4)和n+型漏极区域层(5)彼此以预定的距离分开形成。在位于n+型源极区域层(4)和n+型漏极区域层(5)之间的p型半导体层(10)的区域的一部分上，形成P+型栅极区域层(6)。
-
公开(公告)号：CN100379029C
公开(公告)日：2008-04-02
申请号：CN02828201.9
申请日：2002-12-02
Applicant: 住友电气工业株式会社
IPC: H01L29/808 , H01L21/337
CPC classification number: H01L29/0634 , H01L29/1058 , H01L29/1066 , H01L29/42316 , H01L29/66893 , H01L29/808
Abstract: 本发明涉及横型接合型场效应晶体管及其制造方法。采用本横型接合型场效应晶体管后，在第3半导体层(13)中的源/漏区层(6、8)之间，跨越第2半导体层(12)及第3半导体层(13)，设置下面延伸到第2半导体层(12)、包含p型杂质的浓度高于第2半导体层的杂质浓度的第1栅电极层(18A)。另外，设置与第1栅电极层(18A)具有大致相同的杂质浓度，而且具有相同电位的第2栅电极层(18B)。其结果，可以提供具有在维持良好的耐压性的同时，还可以降低ON电阻的结构的横型接合型场效应晶体管。
-
公开(公告)号：CN1774815A
公开(公告)日：2006-05-17
申请号：CN200480009832.4
申请日：2004-05-21
Applicant: 住友电气工业株式会社
IPC: H01L29/808 , H01L29/06
CPC classification number: H01L29/66901 , H01L29/0634 , H01L29/1608 , H01L29/808
Abstract: 在SiC单晶衬底(1)上，形成电场驰豫层(12)和p－型缓冲层(2)。电场驰豫层(12)被形成在p－型缓冲层(2)和SiC单晶衬底(1)之间，以使它与SiC单晶衬底(1)接触。在p－型缓冲层(2)上，形成n型半导体层(3)。在n型半导体层(3)上，形成p型半导体层(10)。在p型半导体层(10)上，n+型源极区域层(4)和n+型漏极区域层(5)彼此以预定的距离分开形成。在位于n+型源极区域层(4)和n+型漏极区域层(5)之间的p型半导体层(10)的区域的一部分上，形成p+型栅极区域层(6)。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.024 seconds)
