-
公开(公告)号：CN1161820C
公开(公告)日：2004-08-11
申请号：CN99111914.2
申请日：1999-07-30
Applicant: 佳能株式会社
IPC: H01L21/205 , C23C16/50 , H01L31/18
CPC classification number: C23C16/509 , H01J37/32082 , H01J37/32706 , H01L21/02425 , H01L21/02529 , H01L21/02532 , H01L21/02576 , H01L21/02579 , H01L21/0262 , H01L21/02661 , H01L31/1824 , H01L31/202 , H01L31/204 , H01L31/206 , Y02E10/545 , Y02P70/521
Abstract: 本发明提供一种制造半导体层的方法，将原料气体引入放电室中，对该室施加高频功率，通过放电分解原料气体，在室中的衬底上形成半导体层，它包括步骤：提供至少是甚高频(VHF)的高频功率作为高频功率；对放电室施加直流功率的偏置功率和/或射频(RF)的高频功率同时还施加VHF高频功率；和控制流进对其施加偏置功率的电极中的电流的直流分量，使放电室内壁面积上的电流密度处于0.1A/m2至10A/m2的范围内。高质量的半导体层可大面积高速地淀积。
-
公开(公告)号：CN1338782A
公开(公告)日：2002-03-06
申请号：CN01140757.3
申请日：2001-07-11
Applicant: 佳能株式会社
IPC: H01L31/18
CPC classification number: C23C16/509 , C23C16/24 , H01L31/202 , Y02E10/50 , Y02P70/521
Abstract: 在放电空间内,衬底201和阴极206相距d(cm)放置,含有一种或多种硅化合物的气体和氢气导引至放电空间,设定成膜压力P(Pa)和d的乘积Pd以及氢的流动速率M(SLM)以满足:80M+200≤Pd≤160M+333。在放电空间内施加射频功率以产生等离子体和在衬底201上形成无定形硅薄膜。从而提供了一种薄膜形成方法,使非晶硅膜的形成成为可能,其中在成膜速率获得提高的同时,还均可获得促进实现大面积的均匀的成膜速率分布和高的转化率。
-
公开(公告)号：CN1303953A
公开(公告)日：2001-07-18
申请号：CN00137610.1
申请日：2000-11-30
Applicant: 佳能株式会社
IPC: C23C14/34
CPC classification number: H01J37/3233 , C23C14/355 , H01J37/3405
Abstract: 本发明提供了一种薄膜形成方法,其包括对溅射微粒进行电离和向衬底附近的电极供送周期性变化的电压的步骤,其中等于或者高于该周期性变化的电压的最大与最小值之间的中间值的电压的供送时间比等于或者低于该中间值的电压的供送时间要短,并且还提供了用于执行前述方法的薄膜形成装置。
-
公开(公告)号：CN1163945A
公开(公告)日：1997-11-05
申请号：CN97102271.2
申请日：1997-01-17
Applicant: 佳能株式会社
CPC classification number: H01J37/32009 , H01J37/32082 , H01J37/32541 , H01J37/3277 , H01L31/202 , H01L31/204 , H01L31/206 , Y02E10/50 , Y02P70/521
Abstract: 在本发明的淀积设备中，安装在辉光放电空间(即与放电接触的空间)内的射频功率施加阴极的表面积大于包括带状构件在内的接地(阳极)电极整体的表面积，从而使安装在辉光放电空间的阴极电位(自偏置)相对于接地(阳极)电极自动保持在正电位。该偏置使得等离子体放电中的离子更加有效地朝带状构件加速，由此通过离子轰击有效地将能量施与淀积薄膜表面。该设备能在相当高的淀积速度下以高效率、高均匀性和高重复性生成微晶半导体薄膜。
-
公开(公告)号：CN1030722C
公开(公告)日：1996-01-17
申请号：CN90103311.1
申请日：1990-06-28
Applicant: 佳能株式会社
CPC classification number: H01L31/076 , C23C16/511 , C23C16/545 , H01J37/32192 , H01J37/32229 , H01J37/3277 , H01L21/02425 , H01L21/0245 , H01L21/02505 , H01L21/02532 , H01L21/0262 , H01L29/872 , H01L31/202 , H01L31/204 , H01L31/206 , Y02E10/548 , Y02P70/521
Abstract: 微波等离子CVD方法用以连续地形成大面积的长的功能性淀积膜，包括：使一衬底腹板从释放机构到卷收机构在纵向连续地运动；在运动中将衬底腹板弯曲和突出形成一圆柱形部分作为膜生成腔的圆周墙；将原料气体由供气装置引入到上述膜生成腔内；同时利用微波施加器装置将微波能量辐射到上述膜生成腔内，以在上述的膜生成腔内产生微波等离子，借此在暴露在上述微波等离子中的上述连续运动的圆周墙的内墙表面上形成淀积膜。
-
Patent Agency Ranking
公开(公告)号：CN1029993C
公开(公告)日：1995-10-11
申请号：CN90106809.8
申请日：1990-06-28
Applicant: 佳能株式会社
CPC classification number: H01L31/076 , C23C16/50 , C23C16/545 , H01J37/32192 , H01J37/3222 , H01J37/3277 , H01J2237/3325 , H01L31/206 , Y02E10/548 , Y02P70/521
Abstract: 一种采用微波等离子CVD工艺连续形成大面积功能性淀积薄膜的方法，所述方法包括：按纵向连续移动的基片带；在基片移动过程中通过弯曲和凸起所述移动基片带以形成所述成膜室圆周壁的圆筒形部分从而建立具有成膜空间的基本封闭的成膜室；通过气体输送装置将成膜原材料气体导入所述成膜空间；同时，通过采用微波施加装置将微波能辐射或传播到所述成膜空间，其中微波施加装置能够以垂直于微波能传播方向具有方向性地辐射或传播所述微波能以便在所述成膜空间产生微波等离子区，由此在暴露于所述微波等离子区的所述连续移动圆周壁的内表面上连续形成功能性淀积薄膜。一种适用于实际所述方法的装置。
-
公开(公告)号：CN1226450C
公开(公告)日：2005-11-09
申请号：CN01143331.0
申请日：2001-09-14
Applicant: 佳能株式会社
IPC: C23C16/50 , H01L21/205
CPC classification number: H01J37/32532 , C23C16/515
Abstract: 在一种等离子体处理方法中，在所述阴极的后侧设置至少一个导体板，导体板与所述阴极和相对电极直流电绝缘，并且用一屏蔽壁封闭所述阴极和导体板，以便由所述阴极和所述相对电极提供的电极间耦合电容与由所述阴极和设在所述导体板的后侧的屏蔽壁的底面提供的耦合电容之间的比率不小于一个预定值。由此，能够实现高质量的、高速的等离子体处理。
-
公开(公告)号：CN1155105C
公开(公告)日：2004-06-23
申请号：CN98108044.8
申请日：1998-03-10
Applicant: 佳能株式会社
CPC classification number: H02J7/35 , B32B17/04 , B32B17/10788 , H01L31/048 , H01L31/076 , Y02B10/12 , Y02B10/14 , Y02E10/548 , Y02P90/50 , Y10S136/293
Abstract: 一种光电转换元件，包括：基底，由形成在所述基底上的非单晶硅半导体组成的多个半导体结和覆盖所述半导体结的表面材料；所述半导体结具有不同的吸收光谱和不同的光退化率，在没有所述表面材料的状态下，由最小退化率的半导体结产生的光电流大于最大退化率的半导体结产生的光电流；其所述表面材料吸收与最小退化率的半导体结的部分吸收光谱相对应的范围中的光，从而由最小退化率的所述半导体结产生的光电流小于最大退化率的半导体结产生的光电流。
-
公开(公告)号：CN1201265A
公开(公告)日：1998-12-09
申请号：CN98108044.8
申请日：1998-03-10
Applicant: 佳能株式会社
IPC: H01L31/0376 , E04D13/18 , H02N6/00
CPC classification number: H02J7/35 , B32B17/04 , B32B17/10788 , H01L31/048 , H01L31/076 , Y02B10/12 , Y02B10/14 , Y02E10/548 , Y02P90/50 , Y10S136/293
Abstract: 一种光电转换元件,包括:基底,由形成在所述基底上的非单晶硅半导体组成的多个半导体结和覆盖所述半导体结的表面材料;所述半导体结具有不同的吸收光谱和不同的光退化率,在没有所述表面材料的状态下,由最小退化率的半导体结产生的光电流大于最大退化率的半导体结产生的光电流;其所述表面材料吸收与最小退化率的半导体结的部分吸收光谱相对应的范围中的光,从而由最小退化率的所述半导体结产生的光电流小于最大退化率的半导体结产生的光电流。
-
公开(公告)号：CN1112293A
公开(公告)日：1995-11-22
申请号：CN94120757.9
申请日：1994-12-20
Applicant: 佳能株式会社
IPC: H01L31/04 , H01L31/18 , H01L21/205 , C23C16/44
CPC classification number: H01L31/076 , H01L31/202 , H01L31/204 , H01L31/206 , Y02E10/548 , Y02P70/521
Abstract: 本发明用来制造高效和低损耗的光电池，本发明也用连续地卷装进出法在大面积无不均匀现象高速均匀地加工这种光电池。用RF等离子CVD法形成i-型半导体层的顶部电池，用微波等离子CVD法形成中间电池和/或底部电池。用等离子掺杂形成在入射光侧的掺杂层的顶部电池，用RF等离子CVD法形成中间电池和/或底部电池。本发明的任务通过分别与二层或三层串联型光电池的各层相应地设置膜形成室用连续地卷装进出法连续形成半导体叠层来完成。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.033 seconds)
