公开(公告)号：CN119855133A

公开(公告)日：2025-04-18

申请号：CN202311355190.4

申请日：2023-10-18

Applicant: 北京超弦存储器研究院

Inventor： 戴瑾 ,  梁静 ,  姜建鹏 ,  李志轩 ,  余泳

IPC: H10B12/00 ,  G11C11/408 ,  G11C11/4074 ,  G11C11/4094

Abstract: 本申请提供了一种存储器及其制造方法、读写方法、电子设备。本申请的存储器包括衬底和存储单元，所述存储单元包括沿远离所述衬底的方向依次设置的读晶体管和写晶体管；所述读晶体管包括第一栅极、环绕所述第一栅极的侧壁的第一沟道以及与所述第一沟道分别连接的第一源/漏极和第二源/漏极；所述写晶体管包括第二沟道，环绕所述第二沟道的侧壁的第二栅极以及与所述第二沟道分别连接的第三源/漏极和第四源/漏极；其中所述读晶体管的所述第一栅极与所述写晶体管的所述第三源/漏极连接。本申请的器件架构能够减少写晶体管的漏电，增加保持时间以及加快读晶体管的读取速率。

公开(公告)号：CN116507123B

公开(公告)日：2023-09-05

申请号：CN202310753427.8

申请日：2023-06-26

Applicant: 北京超弦存储器研究院

Inventor： 梁鸿刚 ,  余泳 ,  李玉科 ,  李志轩

IPC: H10B12/00

Abstract: 一种半导体器件及其制造方法、电子设备，涉及但不限于存储技术领域，半导体器件的制造方法包括：在第一硅基底上形成第一金属硅化物薄膜；在第二硅基底上形成第二金属硅化物薄膜；采用倒装芯片键合的方式，将所述第一硅基底的所述第一金属硅化物薄膜与所述第二硅基底的所述第二金属硅化物薄膜键合，使所述第一金属硅化物薄膜和所述第二金属硅化物薄膜形成金属硅化物层；通过刻蚀工艺，将所述金属硅化物层刻蚀形成线状的位线；使第一硅基底形成所述半导体柱；解决位线断路以及位线与半导体柱接触不良等问题，并保证半导体柱高度的均一性。

公开(公告)号：CN119943789A

公开(公告)日：2025-05-06

申请号：CN202311465428.9

申请日：2023-11-06

Applicant: 北京超弦存储器研究院

Inventor： 李志轩 ,  李玉科 ,  余泳 ,  康卜文 ,  赵超

IPC: H01L23/48 ,  H01L23/528 ,  H01L23/522 ,  H01L21/768

Abstract: 本申请实施例提供了一种半导体器件及其制造方法和电子设备。该半导体器件包括阵列排布于衬底一侧的半导体柱和多条位线。阵列排布的半导体柱沿第一方向间隔排布成多行，沿第二方向间隔排布成多列；第一方向和第二方向呈设计角度，且均平行于衬底；每条位线包括相互连接的第一子位线和第二子位线，第一子位线沿第一方向延伸且设置于每行各半导体柱靠近衬底的底部，第二子位线设置于半导体柱的沿第二方向的两侧面。本申请实施例的位线沿第二方向的截面的形状呈凹状，有利于提升位线与半导体柱的接触面积，进而提升位线与半导体柱之间的导电性。

公开(公告)号：CN119342808A

公开(公告)日：2025-01-21

申请号：CN202310896742.6

申请日：2023-07-20

Applicant: 北京超弦存储器研究院

Inventor： 梁鸿刚 ,  余泳 ,  邵峰 ,  李志轩 ,  康卜文 ,  王桂磊

IPC: H10B12/00

Abstract: 本公开涉及一种半导体结构、存储单元及其制备方法、存储器及电子设备，半导体结构包括有源柱、第一栅极和第二栅极；有源柱位于衬底内且沿垂直于衬底的方向延伸；有源柱的顶面具有沿其轴线方向向有源柱的底面延伸的第一容置孔；第一栅极填充第一容置孔；第二栅极位于有源柱的外侧壁。能够增强栅控能力，提升存储密度。

公开(公告)号：CN116507123A

公开(公告)日：2023-07-28

申请号：CN202310753427.8

申请日：2023-06-26

Applicant: 北京超弦存储器研究院

Inventor： 梁鸿刚 ,  余泳 ,  李玉科 ,  李志轩

IPC: H10B12/00

Abstract: 一种半导体器件及其制造方法、电子设备，涉及但不限于存储技术领域，半导体器件的制造方法包括：在第一硅基底上形成第一金属硅化物薄膜；在第二硅基底上形成第二金属硅化物薄膜；采用倒装芯片键合的方式，将所述第一硅基底的所述第一金属硅化物薄膜与所述第二硅基底的所述第二金属硅化物薄膜键合，使所述第一金属硅化物薄膜和所述第二金属硅化物薄膜形成金属硅化物层；通过刻蚀工艺，将所述金属硅化物层刻蚀形成线状的位线；使第一硅基底形成所述半导体柱；解决位线断路以及位线与半导体柱接触不良等问题，并保证半导体柱高度的均一性。

公开(公告)号：CN119789413A

公开(公告)日：2025-04-08

申请号：CN202311287570.9

申请日：2023-10-07

Applicant: 北京超弦存储器研究院

Inventor： 戴瑾 ,  梁静 ,  余泳 ,  李志轩

IPC: H10B12/00

Abstract: 本申请实施例提供了一种半导体结构、存储器及其制造方法、电子设备。本申请涉及半导体技术领域。该半导体结构包括半导体层、栅极绝缘层和栅极。半导体层包括源极区、第一沟道区和漏极区，第一沟道区设置于源极区和漏极区之间，栅极位于第一沟道区的至少一侧，栅极绝缘层位于第一沟道区与栅极之间；沿第一沟道区的延伸方向，栅极绝缘层的一端形成栅极与至少部分的源极区之间的隔离，和/或栅极绝缘层的另一端形成栅极与至少部分的漏极区之间的隔离。本申请实施例增加有效沟道区的长度，能够抑制短沟道效应，降低关态电流。