公开(公告)号：CN113078110B

公开(公告)日：2025-05-06

申请号：CN202011190662.1

申请日：2020-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈文彦 ,  王立廷 ,  谢宛蓁 ,  卢柏全 ,  黄泰钧 ,  张惠政 ,  杨育佳

IPC: H10D84/03 ,  H10D30/01

Abstract: 本公开涉及回流填充材料进行沟槽填充。一种方法，包括在基底结构上方形成第一突出鳍和第二突出鳍，其中，沟槽位于第一突出鳍和第二突出鳍之间，沉积延伸到沟槽中的沟槽填充材料，以及对沟槽填充材料执行激光器回流工艺。在回流工艺中，沟槽填充材料的温度高于沟槽填充材料的第一熔点，并且低于第一突出鳍和第二突出鳍的第二熔点。在激光器回流工艺之后，沟槽填充材料被凝固。该方法还包括对沟槽填充材料进行图案化，其中，沟槽填充材料的剩余部分形成栅极堆叠件的部分，以及在栅极堆叠件的一侧上形成源极/漏极区域。

公开(公告)号：CN113140542B

公开(公告)日：2025-04-29

申请号：CN202110373397.9

申请日：2021-04-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈国儒 ,  黄俊贤 ,  刘书豪 ,  陈亮吟 ,  张惠政 ,  杨育佳

IPC: H01L23/528 ,  H01L21/768

Abstract: 本公开涉及连接结构及其形成方法。一种连接结构，包括：第一电介质层，其设置在衬底和导电特征之上；掺杂电介质层，其设置在第一电介质层之上；第一金属部分，其设置在第一电介质层中并与导电特征接触；以及掺杂金属部分，其设置在第一金属部分之上。第一金属部分和掺杂金属部分包括相同的贵金属材料。掺杂电介质层和掺杂金属部分包括相同的掺杂剂。

公开(公告)号：CN117038442A

公开(公告)日：2023-11-10

申请号：CN202311130200.4

申请日：2018-08-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李昆育 ,  张惠政 ,  张哲豪 ,  苏庆煌 ,  张文 ,  于雄飞

IPC: H01L21/28 ,  H01L27/092 ,  H01L29/51

Abstract: 本文描述的实施例涉及用于图案化掺杂层(诸如含镧层)的方法，用于掺杂FinFET器件的栅极堆叠件中的高k介电层以用于阈值电压调节。可以在掺杂层和用于图案化掺杂层的硬掩模层之间形成阻挡层。在实施例中，阻挡层可以包括或者可以是氧化铝(AlOx)。阻挡层可以防止来自硬掩模层的元素扩散到掺杂层中，并且因此可以提高形成的器件的可靠性。阻挡层还可以通过减少图案化引起的缺陷来改善图案化工艺。本发明的实施例涉及用于图案化含镧层的方法。

公开(公告)号：CN116779443A

公开(公告)日：2023-09-19

申请号：CN202310237544.9

申请日：2023-03-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚宣孝 ,  萧柏铠 ,  林范诚 ,  黄才育 ,  张惠政 ,  杨育佳

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

Abstract: 在一个实施例中，揭露一种半导体装置及其形成的方法，形成半导体装置的方法包含：形成第一氧化层于半导体鳍片结构上方；进行第一氮化工艺以将第一氧化层转化为氮氧化层；沉积含硅层于氮氧化层上方；对含硅层进行第一退火，其中在进行第一退火之后，氮氧化层在与半导体鳍片结构的界面处的氮原子浓度高于在氮氧化层的主体区中的氮原子浓度；以及形成虚置栅极结构于含硅层上方。

公开(公告)号：CN116264163A

公开(公告)日：2023-06-16

申请号：CN202310075111.8

申请日：2023-01-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张添舜 ,  陈国儒 ,  刘书豪 ,  张惠政 ,  杨育佳

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423

Abstract: 一种半导体装置及其形成方法，形成半导体装置的方法包括：在一基板的一第一区上方形成一第一虚设栅极结构且在该基板的一第二区上方形成一第二虚设栅极结构，该基板的该第一区及该第二区具有一第一复合物，该第一复合物具有一第一蚀刻速度；侧向相邻于该第一虚设栅极结构通过掺杂剂对该基板的该第一区进行布植，其中在该对该第一区进行布植之后，该第一区具有一第二复合物，该第二复合物具有一第二蚀刻速度，该第二蚀刻速度不同于该第一蚀刻速度；在该基板的具有该第二复合物的该第一区中蚀刻一第一凹部，及在具有该第一复合物的该第二区中蚀刻一第二凹部；及在该第一凹部中磊晶生长一第一源极/漏极区及在该第二凹部中磊晶生长一第二源极/漏极区。

公开(公告)号：CN109728071B

公开(公告)日：2023-05-23

申请号：CN201810392917.9

申请日：2018-04-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘书豪 ,  张惠政 ,  陈佳政 ,  陈亮吟 ,  陈国儒 ,  吴浚宏 ,  刘昌淼 ,  杨怀德 ,  谭伦光 ,  游伟明

IPC: H01L29/06 ,  H01L29/78

Abstract: 本发明通常涉及半导体器件中的导电部件的掺杂。在实例中，结构包括晶体管的有源区域。有源区域包括源极/漏极区域，并且源极/漏极区域至少部分地由具有第一掺杂剂浓度的第一掺杂剂限定。源极/漏极区域还包括第二掺杂剂，其中，第二掺杂剂的浓度分布具有从源极/漏极区域的表面至源极/漏极区域的深度的一致浓度。一致浓度大于第一掺杂剂浓度。该结构还包括在源极/漏极区域的表面处接触源极/漏极区域的导电部件。本发明的实施例还涉及掺杂具有导电部件的半导体器件。

公开(公告)号：CN111128738B

公开(公告)日：2023-04-25

申请号：CN201911044198.2

申请日：2019-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘思杰 ,  聂俊峰 ,  张惠政

IPC: H01L21/336 ,  H01L21/8238 ,  H01L27/092 ,  H10B10/00 ,  H01L29/78

Abstract: 本公开涉及半导体器件及其形成方法。一种形成半导体器件的方法，包括：对半导体衬底执行第一注入工艺以形成深p阱区域，利用扩散阻滞元素对半导体衬底执行第二注入工艺以形成共同注入区域，以及对半导体衬底执行第三注入工艺，以在深p阱区域上方形成浅p阱区域。共同注入区域通过浅p阱区域的一部分与半导体衬底的顶表面间隔开，并且深p阱区域和浅p阱区域彼此连接。形成n型鳍式场效应晶体管(FinFET)，其中深p阱区域和浅p阱区域用作n型FinFET的阱区域。

公开(公告)号：CN115527890A

公开(公告)日：2022-12-27

申请号：CN202210249501.8

申请日：2022-03-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邓运桢 ,  蔡承峯 ,  陈翰德 ,  许志成 ,  张惠政 ,  杨育佳

IPC: H01L21/67 ,  H01L21/677

Abstract: 一种制造半导体装置的方法包括将第一晶圆及第二晶圆装载至晶圆接合系统中。第一次量测晶圆接合系统内的相对湿度。在量测相对湿度之后，可将晶圆接合系统内的相对湿度调整至所需范围内。当相对湿度在所需范围内时，将第一晶圆接合至第二晶圆。

公开(公告)号：CN108074981B

公开(公告)日：2022-11-18

申请号：CN201710212206.4

申请日：2017-04-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林育樟 ,  简薇庭 ,  聂俊峰 ,  邱文礼 ,  张惠政 ,  梁春昇

IPC: H01L29/78 ,  H01L21/336

Abstract: 本公开实施例公开半导体装置。装置包含半导体鳍状物。栅极堆叠位于半导体鳍状物上。栅极堆叠包含栅极介电物于半导体鳍状物上，以及栅极位于栅极介电物上。栅极与栅极介电物的上表面彼此齐平。第一层间介电物与半导体鳍状物上的栅极堆叠相邻。第一层间介电物施加压缩应力至栅极堆叠上。

公开(公告)号：CN115249635A

公开(公告)日：2022-10-28

申请号：CN202210115811.0

申请日：2022-02-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈佳政 ,  杨智凯 ,  陈亮吟 ,  张惠政 ,  杨育佳

IPC: H01L21/68

Abstract: 一种晶圆对准方法及设备，在一实施方式中，一种方法包含：放置晶圆于布植机台板上，晶圆包含对准标记；通过使用一或多个相机测量对准标记的位置来测量晶圆的位置；确定晶圆的位置与晶圆的参考位置之间的角位移；以及以角位移旋转布植机台板。