公开(公告)号：CN112017971B

公开(公告)日：2022-07-01

申请号：CN202010265226.X

申请日：2020-04-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李宛谕 ,  林强 ,  林岳霆 ,  曾华伟 ,  黄立贤 ,  胡毓祥

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/31 ,  H01L23/488

Abstract: 形成集成电路器件的封装件的方法包括：形成重构晶圆，包括将器件管芯密封在密封剂中，在器件管芯和密封剂上方形成介电层，形成延伸至介电层中以电耦接至器件管芯的多条再分布线，以及在用于形成多条再分布线的常规工艺中形成金属环。金属环环绕多条再分布线，并且金属环延伸至重构晶圆的划线中。沿重构晶圆的划线实施管芯锯切工艺以将封装件从重构晶圆分离。封装件包括器件管芯和至少部分金属环。本发明的实施例还涉及集成电路器件的封装件。

公开(公告)号：CN110473843A

公开(公告)日：2019-11-19

申请号：CN201910386158.X

申请日：2019-05-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄立贤 ,  苏安治 ,  叶德强 ,  曾华伟 ,  林强 ,  叶名世

IPC: H01L23/31 ,  H01L23/522 ,  H01L23/528 ,  H01L21/48 ,  H01L21/56

Abstract: 一种半导体封装及其制造方法。半导体封装包括重布线结构。重布线结构包括第一介电层及第一重布线路层。所述第一介电层包含第一通孔开口。所述第一重布线路层设置在第一介电层上且包含填充第一通孔开口的通孔部分以及连接通孔部分且在第一介电层之上延伸的电路部分。通孔部分的上表面与电路部分的上表面之间的最大垂直距离大体上等于或小于0.5μm。

公开(公告)号：CN112017971A

公开(公告)日：2020-12-01

申请号：CN202010265226.X

申请日：2020-04-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李宛谕 ,  林强 ,  林岳霆 ,  曾华伟 ,  黄立贤 ,  胡毓祥

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/31 ,  H01L23/488

Abstract: 形成集成电路器件的封装件的方法包括：形成重构晶圆，包括将器件管芯密封在密封剂中，在器件管芯和密封剂上方形成介电层，形成延伸至介电层中以电耦接至器件管芯的多条再分布线，以及在用于形成多条再分布线的常规工艺中形成金属环。金属环环绕多条再分布线，并且金属环延伸至重构晶圆的划线中。沿重构晶圆的划线实施管芯锯切工艺以将封装件从重构晶圆分离。封装件包括器件管芯和至少部分金属环。本发明的实施例还涉及集成电路器件的封装件。