-
公开(公告)号：CN100343997C
公开(公告)日：2007-10-17
申请号：CN02823267.4
申请日：2002-12-10
Applicant: 夏普株式会社
IPC: H01L31/0216
CPC classification number: H01L31/103 , H01L31/02161
Abstract: 一种光接收装置包括硅衬底100、在所述衬底100上的第一P型扩散层101、以及在所述第一P型扩散层101上的P型半导体层102。在所述P型半导体层102表面部分上，设置两个N型扩散层103和103作为光接收部分，并且设置第二P型扩散层104在所述两个N型扩散层103和103之间。在所述P型半导体层102上，设置由通过热氧化形成的第一氧化硅107以及通过CVD形成的第二氧化硅108组成的抗反射薄膜结构106。所述第一氧化硅107的薄膜厚度设定为大约15nm，因此防止在所述第一氧化硅107与所述P型半导体层102之间的界面上的缺陷。所述第二氧化硅108的薄膜厚度设定为大约100nm，因此当长时间施加电源电压时防止在阴极之间的漏电流。
-
公开(公告)号：CN1589502A
公开(公告)日：2005-03-02
申请号：CN02823267.4
申请日：2002-12-10
Applicant: 夏普株式会社
IPC: H01L31/0216
CPC classification number: H01L31/103 , H01L31/02161
Abstract: 一种光接收装置包括硅衬底100、在所述衬底100上的第一P型扩散层101、以及在所述第一P型扩散层101上的P型半导体层102。在所述P型半导体层102表面部分上，设置两个N型扩散层103和103作为光接收部分，并且设置第二P型扩散层104在所述两个N型扩散层103和103之间。在所述P型半导体层102上，设置由通过热氧化形成的第一氧化硅107以及通过CVD形成的第二氧化硅108组成的抗反射薄膜结构106。所述第一氧化硅107的薄膜厚度设定为大约15nm，因此防止在所述第一氧化硅107与所述P型半导体层102之间的界面上的缺陷。所述第二氧化硅108的薄膜厚度设定为大约100nm，因此当长时间施加电源电压时防止在阴极之间的漏电流。
-
公开(公告)号：CN1589503A
公开(公告)日：2005-03-02
申请号：CN02822978.9
申请日：2002-11-29
Applicant: 夏普株式会社
IPC: H01L31/101 , H01L27/14
CPC classification number: H01L31/02161 , H01L31/103 , H01L31/1035
Abstract: 一层第一P型扩散层(101)和一层P型半导体层(102)设置在一个硅衬底(100)上，并且两层N型扩散层(103、103)设置在该P型半导体层(102)的正面上，以便形成两个光接收装置。三层透光性膜、一层第一二氧化硅膜(105)、一层氮化硅膜(106)、以及一层第二二氧化硅膜(107)设置在N型扩散层(103、103)上以及两扩散层(103、103)之间的P型半导体层(102)上。在制造工艺期间产生且分散和俘获到三层透光性膜之间的两个界面中的空穴可将P型半导体层(102)表面附近的场强减小到传统水平之下，并减少了导电型的反转，以便因此减小光接收装置之间的漏泄电流。
-
公开(公告)号：CN100370628C
公开(公告)日：2008-02-20
申请号：CN02822978.9
申请日：2002-11-29
Applicant: 夏普株式会社
IPC: H01L31/101 , H01L27/14
CPC classification number: H01L31/02161 , H01L31/103 , H01L31/1035
Abstract: 一层第一P型扩散层(101)和一层P型半导体层(102)设置在一个硅衬底(100)上，并且两层N型扩散层(103、103)设置在该P型半导体层(102)的正面上，以便形成两个光接收装置。三层透光性膜、一层第一二氧化硅膜(105)、一层氮化硅膜(106)、以及一层第二二氧化硅膜(107)设置在N型扩散层(103、103)上以及两扩散层(103、103)之间的P型半导体层(102)上。在制造工艺期间产生且分散和俘获到三层透光性膜之间的两个界面中的空穴可将P型半导体层(102)表面附近的场强减小到传统水平之下，并减少了导电型的反转，以便因此减小光接收装置之间的漏泄电流。
-
-
-
Search Results
4
records
(took 0.021 seconds)
