-
Patent Agency Ranking
公开(公告)号：CN1998052B
公开(公告)日：2011-04-06
申请号：CN200480043573.7
申请日：2004-05-11
IPC: G11C16/10 , H01L27/115
CPC classification number: G11C16/12 , G11C16/0475 , G11C16/0483 , G11C16/0491 , G11C16/10 , G11C16/26 , G11C16/28 , G11C16/3445 , G11C16/3459
Abstract: 本发明的半导体装置，是邻接参考阵列部53的端部，而配置至少一个被编程的虚设单元。因而，在读出参考阵列部53的端部数据时不会发生电流泄漏。又，参考阵列部53的中央侧的存储器单元，由于其相邻的参考单元被编程，所以在从全部的参考单元读出数据时可防止电流泄漏的发生。因而，可稳定供给参考电流。
-
公开(公告)号：CN101015021A
公开(公告)日：2007-08-08
申请号：CN200480043511.6
申请日：2004-05-11
CPC classification number: G11C16/08 , G06F12/1425 , G11C16/22 , Y02D10/13
Abstract: 本发明为一种半导体装置，其特征包含有：第1存储单元阵列，其包含用以存储数据的存储单元，并以每个扇区进行管理；包含存储单元的第2存储单元阵列，该存储单元在上述每个扇区中记忆有上述扇区保护信息；及控制电路，其在每次选择有进行编程或抹除动作的扇区时，从上述第2存储单元阵列中读出各个扇区保护信息。藉此，在电源投入时的读出中不需将所有扇区数量的扇区保护信息加以锁存。因此不需具有扇区数量的锁存电路。因此可大幅减少电路而缩小晶片面积。
-
公开(公告)号：CN1998052A
公开(公告)日：2007-07-11
申请号：CN200480043573.7
申请日：2004-05-11
IPC: G11C16/10 , H01L27/115
CPC classification number: G11C16/12 , G11C16/0475 , G11C16/0483 , G11C16/0491 , G11C16/10 , G11C16/26 , G11C16/28 , G11C16/3445 , G11C16/3459
Abstract: 本发明的半导体装置，是邻接参考阵列部53的端部，而配置至少一个被编程的虚设单元。因而，在读出参考阵列部53的端部数据时不会发生电流泄漏。又，参考阵列部53的中央侧的存储器单元，由于其相邻的参考单元被编程，所以在从全部的参考单元读出数据时可防止电流泄漏的发生。因而，可稳定供给参考电流。
-
公开(公告)号：CN100573719C
公开(公告)日：2009-12-23
申请号：CN200480043332.2
申请日：2004-05-11
Applicant: 斯班逊有限公司
IPC: G11C16/10
CPC classification number: G11C16/12
Abstract: 本发明为一种半导体器件，具备有列(column)解码器7(选择写入电路)，该列解码器7系以于同1条字线WL上所配置之由每特定个存储单元所组成的分页为选择单位，于多个分页中写入多位元的数据时，选择互不邻接的分页，并同时对选择的分页的存储单元进行位元的写入。藉由扩大同时进行写入之存储单元的间隔，可避免写入的压迫性施加于未进行写入之存储单元。
-
公开(公告)号：CN101002280A
公开(公告)日：2007-07-18
申请号：CN200480043332.2
申请日：2004-05-11
Applicant: 斯班逊有限公司
IPC: G11C16/10
CPC classification number: G11C16/12
Abstract: 本发明为一种半导体器件，具备有行解码器7(选择写入电路)，该行解码器7系以于同1条字线WL上所配置之由每特定个存储单元所组成的分页为选择单位，于多个分页中写入多位元的资料时，选择互不邻接的分页，并同时对选择的分页的存储单元进行位元的写入。藉由扩大同时进行写入之存储单元的间隔，可避免写入的压迫性施加于未进行写入之存储单元。
-
-
-
-
Search Results
5
records
(took 0.038 seconds)
