-
公开(公告)号：CN110060914A
公开(公告)日：2019-07-26
申请号：CN201910120027.7
申请日：2015-02-16
Applicant: 朗姆研究公司
IPC: H01J37/32 , H01L21/3065 , H01L21/67
Abstract: 本发明涉及衬底处理系统和用于衬底处理系统的气体充气室装置。所述气体充气室装置包括：气体充气室主体，其具有内开口和外边缘，其中：所述气体充气室主体布置成在线圈和处理室之间限定气体充气室，并且所述线圈布置在所述气体充气室主体的所述外边缘的周围和外部；以及多个通量衰减部分，其中：所述多个通量衰减部分布置在所述气体充气室主体的所述外边缘的外部，并且所述通量衰减部分(i)与所述气体充气室主体的所述外边缘外部的所述线圈的一些部分重叠；(ii)不与所述气体充气室主体的所述外边缘外部的所述线圈的其它部分重叠。所述衬底处理系统包括所述气体充气室装置。
-
公开(公告)号：CN102044410A
公开(公告)日：2011-05-04
申请号：CN201010244727.6
申请日：2010-07-26
Applicant: 朗姆研究公司
IPC: H01L21/00 , H01L21/311
CPC classification number: H01L21/76816 , H01L21/3065
Abstract: 公开一种产生电子器件中的多个蚀刻特征的方法，该方法可以避免微负载问题从而保持更均匀的侧壁轮廓和更均匀的临界尺寸。该方法包含在等离子体室中执行第一时分等离子体蚀刻工艺步骤以将该多个蚀刻特征蚀刻到第一深度，以及执行闪蒸工艺步骤以从该多个蚀刻特征的暴露表面除去任意聚合物而不需要氧化步骤。该闪蒸工艺步骤是独立于该时分等离子体蚀刻步骤执行的。在该等离子体室中执行第二时分等离子体蚀刻工艺步骤以将该多个蚀刻特征蚀刻到第二深度。可以重复该方法直到达到需要的蚀刻深度。
-
公开(公告)号：CN110060914B
公开(公告)日：2021-09-14
申请号：CN201910120027.7
申请日：2015-02-16
Applicant: 朗姆研究公司
IPC: H01J37/32 , H01L21/3065 , H01L21/67
Abstract: 本发明涉及衬底处理系统和用于衬底处理系统的气体充气室装置。所述气体充气室装置包括：气体充气室主体，其具有内开口和外边缘，其中：所述气体充气室主体布置成在线圈和处理室之间限定气体充气室，并且所述线圈布置在所述气体充气室主体的所述外边缘的周围和外部；以及多个通量衰减部分，其中：所述多个通量衰减部分布置在所述气体充气室主体的所述外边缘的外部，并且所述通量衰减部分(i)与所述气体充气室主体的所述外边缘外部的所述线圈的一些部分重叠；(ii)不与所述气体充气室主体的所述外边缘外部的所述线圈的其它部分重叠。所述衬底处理系统包括所述气体充气室装置。
-
公开(公告)号：CN105719952B
公开(公告)日：2019-01-15
申请号：CN201510974810.1
申请日：2015-12-22
Applicant: 朗姆研究公司
Inventor： 雷扎·阿尔加瓦尼 , 沙尚克·C·德希穆克 , 埃里克·A·赫德森 , 汤姆·坎普 , 萨曼莎·坦 , 格拉尔多·阿德里安·德尔加迪诺
Abstract: 本发明涉及于电介质蚀刻应用的集成蚀刻/清洁。本发明的实施方式涉及用于在电介质材料中蚀刻凹入特征的方法和装置。在各种实施方式中，凹入特征在两个蚀刻操作中形成。第一蚀刻操作部分地蚀刻特征，并且可在配置成产生电容耦合等离子体反应器中进行。第一蚀刻操作可以在由于离子穿透通过半导体材料之上的电介质而导致下伏的半导体材料经历实质性损害之前结束。第二蚀刻操作可以在配置成产生电感耦合等离子体反应器中进行。第一和第二蚀刻操作本身可以是多步骤的、循环的工艺。
-
公开(公告)号：CN106356274B
公开(公告)日：2019-01-01
申请号：CN201610210239.0
申请日：2016-04-06
Applicant: 朗姆研究公司
Inventor： 斯拉瓦纳普利安·斯利拉曼 , 汤姆·坎普 , 亚历山大·帕特森
IPC: H01J37/32
Abstract: 本发明涉及通过等离子体操作调节极端边缘鞘和晶片轮廓，具体提供了一种用于等离子体处理室的边缘环组件，其包括：被配置成围绕静电卡盘(ESC)的边缘环，所述静电卡盘被配置用于与第一RF功率源的电连接，所述静电卡盘具有用于支撑衬底的上表面和围绕所述上表面的环形台阶，所述环形台阶限定低于所述上表面的环形架；设置在所述边缘环下方且在所述环形架上方的环形电极；用于将环形电极与所述静电卡盘隔离的设置在所述环形电极下方的电介质环，所述电介质环布置在所述环形架上方；以及设置通过所述静电卡盘和穿过所述电介质环的多个绝缘连接件，所述多个绝缘连接件中的每个提供第二RF功率源和环形电极之间的电连接。
-
Patent Agency Ranking
公开(公告)号：CN102044410B
公开(公告)日：2015-11-25
申请号：CN201010244727.6
申请日：2010-07-26
Applicant: 朗姆研究公司
IPC: H01L21/00 , H01L21/311
CPC classification number: H01L21/76816 , H01L21/3065
Abstract: 公开一种产生电子器件中的多个蚀刻特征的方法，该方法可以避免微负载问题从而保持更均匀的侧壁轮廓和更均匀的临界尺寸。该方法包含在等离子体室中执行第一时分等离子体蚀刻工艺步骤以将该多个蚀刻特征蚀刻到第一深度，以及执行闪蒸工艺步骤以从该多个蚀刻特征的暴露表面除去任意聚合物而不需要氧化步骤。该闪蒸工艺步骤是独立于该时分等离子体蚀刻步骤执行的。在该等离子体室中执行第二时分等离子体蚀刻工艺步骤以将该多个蚀刻特征蚀刻到第二深度。可以重复该方法直到达到需要的蚀刻深度。
-
公开(公告)号：CN104851793B
公开(公告)日：2019-03-19
申请号：CN201510084901.8
申请日：2015-02-16
Applicant: 朗姆研究公司
IPC: H01L21/306
Abstract: 本发明涉及用于改善晶片蚀刻不均匀性的系统和方法。衬底处理系统包括处理室，处理室包括介电窗和用于在处理期间支撑衬底的底座。气体供给系统向所述处理室供给气体。线圈邻近所述介电窗布置在所述处理室外侧。射频(RF)源供给RF信号至所述线圈以在所述处理室内产生射频等离子体。N个通量衰减区段布置成与所述线圈相邻的间隔开的模式，其中，N是大于1的整数。
-
公开(公告)号：CN106356274A
公开(公告)日：2017-01-25
申请号：CN201610210239.0
申请日：2016-04-06
Applicant: 朗姆研究公司
Inventor： 斯拉瓦纳普利安·斯利拉曼 , 汤姆·坎普 , 亚历山大·帕特森
IPC: H01J37/32
CPC classification number: H01J37/32697 , H01J37/3211 , H01J37/32495 , H01J37/32541 , H01J37/32568 , H01J37/32577 , H01J37/32642 , H01J37/32715 , H01J37/32623
Abstract: 本发明涉及通过等离子体操作调节极端边缘鞘和晶片轮廓，具体提供了一种用于等离子体处理室的边缘环组件，其包括：被配置成围绕静电卡盘(ESC)的边缘环，所述静电卡盘被配置用于与第一RF功率源的电连接，所述静电卡盘具有用于支撑衬底的上表面和围绕所述上表面的环形台阶，所述环形台阶限定低于所述上表面的环形架；设置在所述边缘环下方且在所述环形架上方的环形电极；用于将环形电极与所述静电卡盘隔离的设置在所述环形电极下方的电介质环，所述电介质环布置在所述环形架上方；以及设置通过所述静电卡盘和穿过所述电介质环的多个绝缘连接件，所述多个绝缘连接件中的每个提供第二RF功率源和环形电极之间的电连接。
-
公开(公告)号：CN105719952A
公开(公告)日：2016-06-29
申请号：CN201510974810.1
申请日：2015-12-22
Applicant: 朗姆研究公司
Inventor： 雷扎·阿尔加瓦尼 , 沙尚克·C·德希穆克 , 埃里克·A·赫德森 , 汤姆·坎普 , 萨曼莎·坦 , 格拉尔多·阿德里安·德尔加迪诺
CPC classification number: H01L21/31116 , H01J37/32091 , H01J37/321 , H01J37/32899 , H01L21/6719 , H01L21/67213 , H01L21/76897 , H01L21/0234
Abstract: 本发明涉及于电介质蚀刻应用的集成蚀刻/清洁。本发明的实施方式涉及用于在电介质材料中蚀刻凹入特征的方法和装置。在各种实施方式中，凹入特征在两个蚀刻操作中形成。第一蚀刻操作部分地蚀刻特征，并且可在配置成产生电容耦合等离子体反应器中进行。第一蚀刻操作可以在由于离子穿透通过半导体材料之上的电介质而导致下伏的半导体材料经历实质性损害之前结束。第二蚀刻操作可以在配置成产生电感耦合等离子体反应器中进行。第一和第二蚀刻操作本身可以是多步骤的、循环的工艺。
-
公开(公告)号：CN104851793A
公开(公告)日：2015-08-19
申请号：CN201510084901.8
申请日：2015-02-16
Applicant: 朗姆研究公司
IPC: H01L21/306
CPC classification number: H01J37/3211 , H01J37/321 , H01J37/32119 , H01J37/3244 , H01J2237/334 , H01L21/3065 , H01L21/67069
Abstract: 本发明涉及用于改善晶片蚀刻不均匀性的系统和方法。衬底处理系统包括处理室，处理室包括介电窗和用于在处理期间支撑衬底的底座。气体供给系统向所述处理室供给气体。线圈邻近所述介电窗布置在所述处理室外侧。射频(RF)源供给RF信号至所述线圈以在所述处理室内产生射频等离子体。N个通量衰减区段布置成与所述线圈相邻的间隔开的模式，其中，N是大于1的整数。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.023 seconds)
