公开(公告)号：CN101005068B

公开(公告)日：2012-07-04

申请号：CN200710001254.5

申请日：2007-01-11

Applicant: 松下电器产业株式会社

Inventor： 中西和幸

IPC: H01L27/02 ,  H01L27/092

CPC classification number: H01L27/11807 ,  H01L27/0207 ,  H01L27/11898

Abstract: 本发明公开了一种单元，该单元包括多个扩散区对，每个扩散区对由作为晶体管的组成部分的第一掺杂扩散区、以及第二掺杂扩散区构成，使得第一掺杂扩散区和第二掺杂扩散区在栅极长度方向上并排设置，并且在两者之间插入有器件隔离区。在每个扩散区对中，第一掺杂扩散区和第二掺杂扩散区在栅极宽度方向上具有相同的长度，并且被设置在栅极宽度方向上的相同位置处；作为器件隔离区在第一掺杂扩散区和第二掺杂扩散区之间的部分的第一隔离区部分具有恒定的间隔长度。在所述扩散区对中，第一隔离区部分具有相同的间隔长度。

公开(公告)号：CN1300945C

公开(公告)日：2007-02-14

申请号：CN200410002580.4

申请日：2004-01-30

Applicant: 松下电器产业株式会社

Inventor： 伊东美和 ,  中西和幸 ,  平田昭夫 ,  山本裕雄 ,  初田次康

IPC: H03K19/0185

CPC classification number: H03K3/356113 ,  H03K3/011

Abstract: 一种带自动延迟调整功能的电平变换电路，在输入端子(in)的输入信号的振幅电压(第1电源电压VDDL)变高而输出端子(out)的输出信号的振幅电压(第2电源电压VDDH)变低时，自输出端子(out)的信号的下降沿延迟时间容易比上升沿延迟时间变长。但因经倒相器(I1)的反转输入信号被输入电平变换部(L)并被输入N型晶体管(N3)的栅极，所以在输入端子(in)的输入信号下降时，N型晶体管(N3)为ON状态，电流由第2电源电压(VDDH)供给到电平变换部(L)的输出节点(n3)，辅助了在电平变换部(L)中向H电平的变换。从而能使输出信号的下降沿延迟时间特性和上升沿延迟时间特性的平衡保持良好状态。

公开(公告)号：CN1520037A

公开(公告)日：2004-08-11

申请号：CN200410002580.4

申请日：2004-01-30

Applicant: 松下电器产业株式会社

Inventor： 伊东美和 ,  中西和幸 ,  平田昭夫 ,  山本裕雄 ,  初田次康

IPC: H03K19/0185

CPC classification number: H03K3/356113 ,  H03K3/011

Abstract: 一种带自动延迟调整功能的电平变换电路，在输入端子(in)的输入信号的振幅电压(第1电源电压VDDL)变高而输出端子(out)的输出信号的振幅电压(第2电源电压VDDH)变低时，自输出端子(out)的信号的下降沿延迟时间容易比上升沿延迟时间变长。但因经倒相器(I1)的反转输入信号被输入电平变换部(L)并被输入N型晶体管(N3)的栅极，所以在输入端子(in)的输入信号下降时，N型晶体管(N3)为ON状态，电流由第2电源电压(VDDH)供给到电平变换部(L)的输出节点(n3)，辅助了在电平变换部(L)中向H电平的变换。从而能使输出信号的下降沿延迟时间特性和上升沿延迟时间特性的平衡保持良好状态。

公开(公告)号：CN102687264B

公开(公告)日：2014-08-06

申请号：CN201080058540.5

申请日：2010-12-14

Applicant: 松下电器产业株式会社

Inventor： 田丸雅规 ,  中西和幸 ,  西村英敏

IPC: H01L21/82 ,  H01L21/3205 ,  H01L21/822 ,  H01L21/8238 ,  H01L23/52 ,  H01L27/04 ,  H01L27/092

CPC classification number: H01L27/11807 ,  H01L21/823892 ,  H01L27/0207 ,  H01L27/0928 ,  H01L27/11898 ,  H01L2027/11866 ,  H01L2027/11881 ,  H01L2027/1189

Abstract: 本发明提供一种半导体装置，在单元列(A1)的N型阱区域(NW)中设置阱电位供给区域(14n)。以同一间距配置在阱电位供给区域(14n)的横向两侧配置的相邻栅极(15a、15b)、进一步在两侧配置的相邻栅极(15c、15d)。此外，相邻单元列(A2)具有在纵向上分别与相邻栅极(15a～15d)对置的4根栅极(15e～15h)。即，阱电位供给区域(14n)周边的栅极图案维持形状规则性。

公开(公告)号：CN1497848A

公开(公告)日：2004-05-19

申请号：CN200310101406.0

申请日：2003-10-17

Applicant: 松下电器产业株式会社

Inventor： 平田昭夫 ,  袛园雅弘 ,  中西和幸

IPC: H03K3/037

CPC classification number: H03K3/012 ,  H03K3/037

Abstract: 一种触发器电路，具有采用动态电路的输入部和采用静态电路的输出部，在比时钟周期短的脉冲宽度的期间内进行数据存取，可以减少晶体管数量、电路面积，降低电能消耗。该触发器电路，将构成与输入部(1)的输出侧连接的锁存电路(2)的反相电路(INV1)的输出，作为控制部(3)的输入使用。这样，从控制部(3)向输入部(1)输出的控制信号得到稳定，可以防止电路元件不需要的动作，降低无为的电力消耗，另外，由于可以同时实现控制部(3)的构成的简化，所以可以减少构成中晶体管的数量，缩小电路面积。

公开(公告)号：CN102884617B

公开(公告)日：2015-01-07

申请号：CN201180020923.8

申请日：2011-03-25

Applicant: 松下电器产业株式会社

Inventor： 中西和幸

IPC: H01L21/82 ,  H01L21/3205 ,  H01L21/822 ,  H01L23/52 ,  H01L27/04

CPC classification number: H01L27/11807 ,  H01L23/5286 ,  H01L27/0207 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置。连接供电用活性区域(DV0)与供电用金属布线(MV0)的供电用插头包括以规定长度的第1间距(S0)配置的多个第1插头(PV2～PV5)、和直到最近的第1插头(PV5)为止的中心间距离不同于第1间距(S0)的整数倍的第2插头(PVX0～PVX2)。并且，与供电用活性区域(DV0)及供电用金属布线(MV0)最靠近的布线用插头、即第3插头(P50)最靠近的供电用插头是第2插头(PVX0，PVX1)。

公开(公告)号：CN102124555A

公开(公告)日：2011-07-13

申请号：CN201080002292.2

申请日：2010-08-24

Applicant: 松下电器产业株式会社

Inventor： 中西和幸 ,  田丸雅规

IPC: H01L21/82

CPC classification number: H01L27/0207

Abstract: 本发明提供一种半导体装置，其布局能够可靠地抑制因光接近效应引起的栅极长度的偏差，并且可以实现自由的布局设计。单元(C1)的栅极图案(G1、G2、G3)以相同间距配置，其终端部(e1、e2、e3)的Y方向的位置以及X方向的宽度相同。单元(C2)的栅极图案(G4)具有沿Y方向朝向单元(C1)延伸的突出部(4b)，该突出部(4b)构成了对置终端部(eo1、eo2、eo3)。对置终端部(eo1、eo2、eo3)与栅极图案(G1、G2、G3)以相同间距配置，并且对置终端部的Y方向的位置以及X方向的宽度相同。

公开(公告)号：CN101785096B

公开(公告)日：2013-06-26

申请号：CN200980100120.6

申请日：2009-02-24

Applicant: 松下电器产业株式会社

Inventor： 池上智朗 ,  西村英敏 ,  中西和幸

IPC: H01L27/02 ,  H01L27/118

CPC classification number: H01L27/0207 ,  H01L27/11807

Abstract: 本发明提供一种不伴随OPC修正的数据量和处理时间增大而可防止靠近单元边界线的金属布线的变细和断线的半导体集成电路的布图结构。单元A和单元B在单元边界线(F1)处相邻。按照以单元边界线(F1)为对称轴实质上成为轴对称的方式，配置在直至单元边界线(F1)之间都不存在其它布线区的金属布线(m4、m6、m7、m9)的布线区。另一方面，扩散区的单元边界线(F1)侧的边(g1、g2、g3、g4)相对于单元边界线(F1)是非对称的。

公开(公告)号：CN102884617A

公开(公告)日：2013-01-16

申请号：CN201180020923.8

申请日：2011-03-25

Applicant: 松下电器产业株式会社

Inventor： 中西和幸

IPC: H01L21/82 ,  H01L21/3205 ,  H01L21/822 ,  H01L23/52 ,  H01L27/04

CPC classification number: H01L27/11807 ,  H01L23/5286 ,  H01L27/0207 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置。连接供电用活性区域(DV0)与供电用金属布线(MV0)的供电用插头包括以规定长度的第1间距(S0)配置的多个第1插头(PV2～PV5)、和直到最近的第1插头(PV5)为止的中心间距离不同于第1间距(S0)的整数倍的第2插头(PVX0～PVX2)。并且，与供电用活性区域(DV0)及供电用金属布线(MV0)最靠近的布线用插头、即第3插头(P50)最靠近的供电用插头是第2插头(PVX0，PVX1)。

公开(公告)号：CN102334183B

公开(公告)日：2014-09-24

申请号：CN201180000675.0

申请日：2011-02-18

Applicant: 松下电器产业株式会社

Inventor： 池上智朗 ,  中西和幸 ,  田丸雅规

IPC: H01L21/822 ,  H01L21/82 ,  H01L27/04

CPC classification number: H01L27/0207 ,  H01L27/0296 ,  H01L27/11807

Abstract: 标准单元(C1)具有在Y方向上延伸、并且在X方向上以相同的间距配置的栅极图案(G1、G2、G3)，其各终端部(e1、e2、e3)在Y方向上处于相同的位置，并且在X方向上的宽度相同。二极管单元(C2)在Y方向上与标准单元(C1)相邻，并且除了具有作为二极管的功能的扩散层(D1～D10)之外，还具备与终端部(e1、e2、e3)相对置地配置的由栅极图案(G4、G5、G6)形成的多个对置终端部(eo1、eo2、eo3)。