-
公开(公告)号：CN101785096B
公开(公告)日：2013-06-26
申请号：CN200980100120.6
申请日：2009-02-24
Applicant: 松下电器产业株式会社
IPC: H01L27/02 , H01L27/118
CPC classification number: H01L27/0207 , H01L27/11807
Abstract: 本发明提供一种不伴随OPC修正的数据量和处理时间增大而可防止靠近单元边界线的金属布线的变细和断线的半导体集成电路的布图结构。单元A和单元B在单元边界线(F1)处相邻。按照以单元边界线(F1)为对称轴实质上成为轴对称的方式，配置在直至单元边界线(F1)之间都不存在其它布线区的金属布线(m4、m6、m7、m9)的布线区。另一方面，扩散区的单元边界线(F1)侧的边(g1、g2、g3、g4)相对于单元边界线(F1)是非对称的。
-
公开(公告)号：CN1398045A
公开(公告)日：2003-02-19
申请号：CN02126870.3
申请日：2002-07-16
Applicant: 松下电器产业株式会社
IPC: H03K19/00 , H03K19/0185
CPC classification number: H03K3/012 , H03K3/356113
Abstract: 本发明旨在提供这样的电平移动电路，即使低压信号的电压电平降低时，该电路也可稳定输出经电平变换的信号。为此，在数字信号在N沟道晶体管15、16源极处输入的CMOS电平移动电路中，N沟道晶体管15、16的栅极处被输入偏置电压Vref，该偏置电压Vref，高于数字信号的高电平电压，但低于数字信号的高电平电压加上N沟道晶体管15、16的阈值电压后的值。
-
公开(公告)号：CN102687264B
公开(公告)日：2014-08-06
申请号：CN201080058540.5
申请日：2010-12-14
Applicant: 松下电器产业株式会社
IPC: H01L21/82 , H01L21/3205 , H01L21/822 , H01L21/8238 , H01L23/52 , H01L27/04 , H01L27/092
CPC classification number: H01L27/11807 , H01L21/823892 , H01L27/0207 , H01L27/0928 , H01L27/11898 , H01L2027/11866 , H01L2027/11881 , H01L2027/1189
Abstract: 本发明提供一种半导体装置，在单元列(A1)的N型阱区域(NW)中设置阱电位供给区域(14n)。以同一间距配置在阱电位供给区域(14n)的横向两侧配置的相邻栅极(15a、15b)、进一步在两侧配置的相邻栅极(15c、15d)。此外，相邻单元列(A2)具有在纵向上分别与相邻栅极(15a～15d)对置的4根栅极(15e～15h)。即，阱电位供给区域(14n)周边的栅极图案维持形状规则性。
-
公开(公告)号：CN102157523A
公开(公告)日：2011-08-17
申请号：CN201110075444.8
申请日：2008-04-03
Applicant: 松下电器产业株式会社
IPC: H01L27/02 , H01L23/528
CPC classification number: H01L27/11807 , H01L27/0207
Abstract: 本发明提供一种标准单元和具有该标准单元的半导体装置。在标准单元中，信号布线(11)沿第一方向延伸。信号布线(12、13)沿实质上与第一方向垂直的第二方向延伸，且隔着信号布线(11)而对置。并且，信号布线(12、13)的布线宽度比信号布线(11)的布线宽度大。由此，对被布线端夹持的信号布线，防止由细部引起的断线，实现器件的制造成品率的提高。
-
公开(公告)号：CN101030578A
公开(公告)日：2007-09-05
申请号：CN200710085008.2
申请日：2007-02-28
Applicant: 松下电器产业株式会社
IPC: H01L27/02 , H01L23/522 , H01L23/528 , H01L21/82 , H01L21/768 , G06F17/50
CPC classification number: H01L27/0207 , H01L27/118
Abstract: 在一种由具有电路功能的核心单元以及具有电源配线的电源配线单元构成的半导体集成电路装置中，组成电源配线单元的电源配线子单元中的金属呈T形，电源配线子单元相邻配置以形成串列的电源配线。核心单元和电源配线单元通过已预置沿水平方向的坐标的核心单元中的金属配线相连，从而供给电源信号。
-
Patent Agency Ranking
公开(公告)号：CN102918643A
公开(公告)日：2013-02-06
申请号：CN201280001520.3
申请日：2012-01-11
Applicant: 松下电器产业株式会社
IPC: H01L21/82 , H01L21/3205 , H01L21/768 , H01L21/822 , H01L23/52 , H01L27/04
CPC classification number: H01L27/04 , H01L23/5286 , H01L27/0207 , H01L27/11807 , H01L2027/11881 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种半导体集成电路装置。相对于连接第1供电用金属布线(MV1)与设置于其上层的第2供电用金属布线(NV1)的供电用插塞(QV1)而言，在其附近设置有连接第1电路用金属布线(M4)与设置于其上层的第2电路用金属布线(N4)的布线插塞(Q4)。而且，供电用插塞(QV1)与布线用插塞(Q4)被配置为在第1供电用金属布线(MV1)延伸的方向上相对地错开位置。
-
公开(公告)号：CN102157523B
公开(公告)日：2012-12-19
申请号：CN201110075444.8
申请日：2008-04-03
Applicant: 松下电器产业株式会社
IPC: H01L27/02 , H01L23/528
CPC classification number: H01L27/11807 , H01L27/0207
Abstract: 本发明提供一种标准单元和具有该标准单元的半导体装置。在标准单元中，信号布线(11)沿第一方向延伸。信号布线(12、13)沿实质上与第一方向垂直的第二方向延伸，且隔着信号布线(11)而对置。并且，信号布线(12、13)的布线宽度比信号布线(11)的布线宽度大。由此，对被布线端夹持的信号布线，防止由细部引起的断线，实现器件的制造成品率的提高。
-
公开(公告)号：CN101281906B
公开(公告)日：2011-04-20
申请号：CN200810091823.4
申请日：2008-04-03
Applicant: 松下电器产业株式会社
IPC: H01L27/02 , H01L23/528
CPC classification number: H01L27/11807 , H01L27/0207
Abstract: 本发明提供一种标准单元，其中，信号布线(11)沿第一方向延伸。信号布线(12、13)沿实质上与第一方向垂直的第二方向延伸，且隔着信号布线(11)而对置。并且，信号布线(12、13)的布线宽度比信号布线(11)的布线宽度大。由此，对被布线端夹持的信号布线，防止由细部引起的断线，实现器件的制造成品率的提高。
-
公开(公告)号：CN101960583B
公开(公告)日：2014-05-07
申请号：CN201080001136.4
申请日：2010-01-14
Applicant: 松下电器产业株式会社
IPC: H01L21/82 , H01L21/3205 , H01L21/768 , H01L21/822 , H01L23/52 , H01L27/04
CPC classification number: H01L23/481 , H01L23/5226 , H01L23/528 , H01L27/0207 , H01L27/11807 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种半导体装置，其中，布线(1)具有：弯折部(2)、从弯折部(2)向X方向延伸的第1布线区域(1a)、从弯折部(2)向Y方向延伸的第2布线区域(1b)。在布线(1)的下方形成通孔(3)。在第1布线区域(1a)中，以不与弯折部(2)的区域重叠的方式形成通孔(3)，其X方向的长度(x)比Y方向的长度(y)长，Y方向上的两端与第1布线区域(1a)的Y方向上的两端重叠。
-
公开(公告)号：CN102687264A
公开(公告)日：2012-09-19
申请号：CN201080058540.5
申请日：2010-12-14
Applicant: 松下电器产业株式会社
IPC: H01L21/82 , H01L21/3205 , H01L21/822 , H01L21/8238 , H01L23/52 , H01L27/04 , H01L27/092
CPC classification number: H01L27/11807 , H01L21/823892 , H01L27/0207 , H01L27/0928 , H01L27/11898 , H01L2027/11866 , H01L2027/11881 , H01L2027/1189
Abstract: 本发明提供一种半导体装置，在单元列(A1)的N型阱区域(NW)中设置阱电位供给区域(14n)。以同一间距配置在阱电位供给区域(14n)的横向两侧配置的相邻栅极(15a、15b)、进一步在两侧配置的相邻栅极(15c、15d)。此外，相邻单元列(A2)具有在纵向上分别与相邻栅极(15a～15d)对置的4根栅极(15e～15h)。即，阱电位供给区域(14n)周边的栅极图案维持形状规则性。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.027 seconds)
