半导体集成电路器件
    2.
    发明授权

    公开(公告)号:CN101785096B

    公开(公告)日:2013-06-26

    申请号:CN200980100120.6

    申请日:2009-02-24

    CPC classification number: H01L27/0207 H01L27/11807

    Abstract: 本发明提供一种不伴随OPC修正的数据量和处理时间增大而可防止靠近单元边界线的金属布线的变细和断线的半导体集成电路的布图结构。单元A和单元B在单元边界线(F1)处相邻。按照以单元边界线(F1)为对称轴实质上成为轴对称的方式,配置在直至单元边界线(F1)之间都不存在其它布线区的金属布线(m4、m6、m7、m9)的布线区。另一方面,扩散区的单元边界线(F1)侧的边(g1、g2、g3、g4)相对于单元边界线(F1)是非对称的。

    半导体装置
    4.
    发明授权

    公开(公告)号:CN102334183B

    公开(公告)日:2014-09-24

    申请号:CN201180000675.0

    申请日:2011-02-18

    CPC classification number: H01L27/0207 H01L27/0296 H01L27/11807

    Abstract: 标准单元(C1)具有在Y方向上延伸、并且在X方向上以相同的间距配置的栅极图案(G1、G2、G3),其各终端部(e1、e2、e3)在Y方向上处于相同的位置,并且在X方向上的宽度相同。二极管单元(C2)在Y方向上与标准单元(C1)相邻,并且除了具有作为二极管的功能的扩散层(D1~D10)之外,还具备与终端部(e1、e2、e3)相对置地配置的由栅极图案(G4、G5、G6)形成的多个对置终端部(eo1、eo2、eo3)。

    半导体装置
    5.
    发明公开

    公开(公告)号:CN102334183A

    公开(公告)日:2012-01-25

    申请号:CN201180000675.0

    申请日:2011-02-18

    CPC classification number: H01L27/0207 H01L27/0296 H01L27/11807

    Abstract: 标准单元(C1)具有在Y方向上延伸、并且在X方向上以相同的间距配置的栅极图案(G1、G2、G3),其各终端部(e1、e2、e3)在Y方向上处于相同的位置,并且在X方向上的宽度相同。二极管单元(C2)在Y方向上与标准单元(C1)相邻,并且除了具有作为二极管的功能的扩散层(D1~D10)之外,还具备与终端部(e1、e2、e3)相对置地配置的由栅极图案(G4、G5、G6)形成的多个对置终端部(eo1、eo2、eo3)。

    半导体集成电路器件
    6.
    发明公开

    公开(公告)号:CN101785096A

    公开(公告)日:2010-07-21

    申请号:CN200980100120.6

    申请日:2009-02-24

    CPC classification number: H01L27/0207 H01L27/11807

    Abstract: 本发明提供一种不伴随OPC修正的数据量和处理时间增大而可防止靠近单元边界线的金属布线的变细和断线的半导体集成电路的布图结构。单元A和单元B在单元边界线(F1)处相邻。按照以单元边界线(F1)为对称轴实质上成为轴对称的方式,配置在直至单元边界线(F1)之间都不存在其它布线区的金属布线(m4、m6、m7、m9)的布线区。另一方面,扩散区的单元边界线(F1)侧的边(g1、g2、g3、g4)相对于单元边界线(F1)是非对称的。

Patent Agency Ranking