公开(公告)号：CN101743633A

公开(公告)日：2010-06-16

申请号：CN200980000543.0

申请日：2009-02-24

Applicant: 松下电器产业株式会社

Inventor： 西村英敏 ,  新保宏幸 ,  当房哲朗 ,  谷口博树 ,  米田寿子

IPC: H01L21/82 ,  H01L21/822 ,  H01L27/04

CPC classification number: H01L27/0207 ,  H01L23/522 ,  H01L23/5286 ,  H01L27/11807 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体集成电路的布局构造，可以不增加OPC校正的数据量和处理时间，就使接近单元分界的金属布线的变细或断线防止于未然。在沿第1方向配置的电源布线(m1)与接地布线(m2)所夹的区域，第1和第2单元被邻接配置在第1方向上，它们各自具有实现电路功能的晶体管和单元内布线。在第1和第2单元的分界部，以不使电源布线(m1)与接地布线(m2)短路的方式，配置有在与第1方向正交的第2方向上延伸的金属布线(d2)。

公开(公告)号：CN1707949A

公开(公告)日：2005-12-14

申请号：CN200510076403.5

申请日：2005-06-07

Applicant: 松下电器产业株式会社

Inventor： 新保宏幸

IPC: H03K5/13 ,  G06F1/04 ,  G06F15/78

CPC classification number: H03K5/133

Abstract: 为了获得即使反相器数量增加时也不涉入负载晶体管占用的电路面积的增加的延迟电路，一种集成电路器件具有四个串联连接的反相器101和两个负载晶体管104、105，并且该集成电路器件配置为经由负载晶体管104供应将被所有反相器101消耗的VDD源电流，并经由另一个负载晶体管105供应将被所有反相器1010消耗的VSS源电流。

公开(公告)号：CN1945830A

公开(公告)日：2007-04-11

申请号：CN200610142049.6

申请日：2006-10-08

Applicant: 松下电器产业株式会社

Inventor： 新保宏幸 ,  矢野纯一

IPC: H01L27/02 ,  H01L23/522 ,  H01L21/82 ,  H01L21/768 ,  G06F17/50

CPC classification number: H01L27/11807 ,  H01L27/0207

Abstract: 本发明提供一种标准单元、半导体集成电路、半导体集成电路的设计方法、半导体集成电路的设计装置及标准单元库，在实施了衬底电压控制技术的标准单元中，提高设计自由度，并且减少设计工时。标准单元(300)将通常电源布线(160)、(161)配置在预先设定的位置。因此，在具有这种通常电源布线(160)、(161)的其他标准单元相邻配置时，这些通常电源布线(160)、(161)被相互接线。另外，在标准单元(300)配置在将所述其他标准单元相邻排列时相互不连接的衬底用电源端子(120)。因此，在排列多个标准单元(300)构成半导体集成电路时，能够自由设定单元间衬底电源布线的布线路径等，设计自由度提高。