-
公开(公告)号：CN1893074A
公开(公告)日：2007-01-10
申请号：CN200610100502.7
申请日：2006-06-30
Applicant: 松下电器产业株式会社
CPC classification number: H01L27/11807 , G06F17/5072 , H01L27/0207
Abstract: 本发明提供一种能够抑制由光邻近效应引起的栅长离差的半导体集成电路，包括：可激活的第1晶体管，由沿第1方向延伸的第1栅极和第1扩散区域形成；第2晶体管，由沿上述第1方向延伸的第2栅极和第2扩散区域形成，在与上述第1方向正交的第2方向上与上述第1晶体管相邻；以及沿上述第1方向延伸的第3栅极，在与上述第2晶体管相反的一侧，在上述第2方向上与上述第1晶体管相邻。上述第1栅极和上述第2栅极之间的间隔，比上述第1栅极和上述第3栅极之间的间隔大。
-
公开(公告)号：CN100521204C
公开(公告)日：2009-07-29
申请号：CN200610100502.7
申请日：2006-06-30
Applicant: 松下电器产业株式会社
CPC classification number: H01L27/11807 , G06F17/5072 , H01L27/0207
Abstract: 本发明提供一种能够抑制由光邻近效应引起的栅长离差的半导体集成电路，包括：可激活的第1晶体管，由沿第1方向延伸的第1栅极和第1扩散区域形成；第2晶体管，由沿上述第1方向延伸的第2栅极和第2扩散区域形成，在与上述第1方向正交的第2方向上与上述第1晶体管相邻；以及沿上述第1方向延伸的第3栅极，在与上述第2晶体管相反的一侧，在上述第2方向上与上述第1晶体管相邻。上述第1栅极和上述第2栅极之间的间隔，比上述第1栅极和上述第3栅极之间的间隔大。
-
公开(公告)号：CN1309084C
公开(公告)日：2007-04-04
申请号：CN200410036906.5
申请日：2004-04-21
Applicant: 松下电器产业株式会社
IPC: H01L27/105 , H01L27/112 , H01L21/82 , H01L21/8246 , G11C17/12
CPC classification number: G11C17/12
Abstract: 本发明提供抑制流过存储单元的驱动电流的下降，可以进行高速动作的掩模ROM。利用具有虚设栅电极(105)的虚设MOSFET，分离沿位线(102)延伸的方向邻接的存储单元内的NchMOSFET。这样，由于能够降低由STI施加给NchMOSFET沟道区域的应力，所以能抑制NchMOSFET的驱动电流的减少。
-
公开(公告)号：CN1794459A
公开(公告)日：2006-06-28
申请号：CN200510132639.6
申请日：2005-12-20
Applicant: 松下电器产业株式会社
IPC: H01L27/118 , H01L21/82 , G06F17/50
Abstract: 根据本发明的单元包括多个能传输输入信号或输出信号并且在设计半导体集成电路中用作最小单位的端子，其中该多个端子被布置在沿着Y方向排布的布线网格上，该Y方向为垂直于在自动布局和布线中使用的该单元的电源配线的方向，并具有沿着平行于该电源配线的方向的X方向延伸的形状，更明确地，这样的形状例如是所述端子的较长侧尺寸等于“沿着X方向的布线网格间隔+配线宽度”。根据这种结构，可以减小单元面积，这有利地引起芯片面积的缩减。
-
公开(公告)号：CN101743633A
公开(公告)日：2010-06-16
申请号：CN200980000543.0
申请日：2009-02-24
Applicant: 松下电器产业株式会社
IPC: H01L21/82 , H01L21/822 , H01L27/04
CPC classification number: H01L27/0207 , H01L23/522 , H01L23/5286 , H01L27/11807 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种半导体集成电路的布局构造，可以不增加OPC校正的数据量和处理时间，就使接近单元分界的金属布线的变细或断线防止于未然。在沿第1方向配置的电源布线(m1)与接地布线(m2)所夹的区域，第1和第2单元被邻接配置在第1方向上，它们各自具有实现电路功能的晶体管和单元内布线。在第1和第2单元的分界部，以不使电源布线(m1)与接地布线(m2)短路的方式，配置有在与第1方向正交的第2方向上延伸的金属布线(d2)。
-
Patent Agency Ranking
公开(公告)号：CN101393911A
公开(公告)日：2009-03-25
申请号：CN200810149908.3
申请日：2006-06-30
Applicant: 松下电器产业株式会社
CPC classification number: H01L27/11807 , G06F17/5072 , H01L27/0207
Abstract: 本发明提供一种能够抑制由光邻近效应引起的栅长离差的半导体集成电路，包括：可激活的第一晶体管，由沿第一方向延伸的第一栅极和第一扩散区域形成；第二晶体管，由沿第一方向延伸的第二栅极和第二扩散区域形成，在与第一方向正交的第二方向上与第一晶体管邻近；以及沿第一方向延伸的第三栅极，在与第二晶体管相反的一侧，在第二方向上与第一晶体管相邻，第一栅极和第二栅极之间的间隔，比第一栅极和第三栅极之间的间隔大，在第一晶体管与第二晶体管之间具有非激活的第四晶体管，该第四晶体管具有沿上述第一方向延伸的第四栅极。
-
公开(公告)号：CN100442525C
公开(公告)日：2008-12-10
申请号：CN200510132639.6
申请日：2005-12-20
Applicant: 松下电器产业株式会社
IPC: H01L27/118 , H01L21/82 , G06F17/50
Abstract: 根据本发明的单元包括多个能传输输入信号或输出信号并且在设计半导体集成电路中用作最小单位的端子，其中该多个端子被布置在沿着Y方向排布的布线网格上，该Y方向为垂直于在自动布局和布线中使用的该单元的电源配线的方向，并具有沿着平行于该电源配线的方向的X方向延伸的形状，更明确地，这样的形状例如是所述端子的较长侧尺寸等于“沿着X方向的布线网格间隔+配线宽度”。根据这种结构，可以减小单元面积，这有利地引起芯片面积的缩减。
-
公开(公告)号：CN101393911B
公开(公告)日：2011-05-11
申请号：CN200810149908.3
申请日：2006-06-30
Applicant: 松下电器产业株式会社
CPC classification number: H01L27/11807 , G06F17/5072 , H01L27/0207
Abstract: 本发明提供一种能够抑制由光邻近效应引起的栅长离差的半导体集成电路，包括：可激活的第一晶体管，由沿第一方向延伸的第一栅极和第一扩散区域形成；第二晶体管，由沿第一方向延伸的第二栅极和第二扩散区域形成，在与第一方向正交的第二方向上与第一晶体管邻近；以及沿第一方向延伸的第三栅极，在与第二晶体管相反的一侧，在第二方向上与第一晶体管相邻，第一栅极和第二栅极之间的间隔，比第一栅极和第三栅极之间的间隔大，在第一晶体管与第二晶体管之间具有非激活的第四晶体管，该第四晶体管具有沿上述第一方向延伸的第四栅极。
-
公开(公告)号：CN1637423A
公开(公告)日：2005-07-13
申请号：CN200410102842.4
申请日：2004-12-24
Applicant: 松下电器产业株式会社
Inventor： 当房哲朗
IPC: G01R31/00 , G01R31/28 , G01R31/3183 , G01R31/317
CPC classification number: G06F17/5022
Abstract: 在短时间周期之内有效生成高精度的延迟库。最终，通过静态分析来计算准备时间，而不用考虑布线引起的延迟；设置用于下一个对分搜索周期的搜索范围的初始值，以使准备时间为搜索范围的中间值(例如，设置0.5ns的范围)；并且利用基于搜索范围的初始值的对分搜索，获取正确的准备时间α。
-
公开(公告)号：CN1540760A
公开(公告)日：2004-10-27
申请号：CN200410036906.5
申请日：2004-04-21
Applicant: 松下电器产业株式会社
IPC: H01L27/105 , H01L27/112 , H01L21/82 , H01L21/8246 , G11C17/12
CPC classification number: G11C17/12
Abstract: 本发明提供抑制流过存储单元的驱动电流的下降，可以进行高速动作的屏蔽ROM。利用具有虚设栅电极(105)的虚设MOSFET，分离沿比特线(102)延伸的方向邻接的存储单元内的NchMOSFET。这样，由于能够降低由STI施加给NchMOSFET沟道区域的应力，所以能抑制NchMOSFET的驱动电流的减少。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.031 seconds)
