公开(公告)号：CN101743633A

公开(公告)日：2010-06-16

申请号：CN200980000543.0

申请日：2009-02-24

Applicant: 松下电器产业株式会社

Inventor： 西村英敏 ,  新保宏幸 ,  当房哲朗 ,  谷口博树 ,  米田寿子

IPC: H01L21/82 ,  H01L21/822 ,  H01L27/04

CPC classification number: H01L27/0207 ,  H01L23/522 ,  H01L23/5286 ,  H01L27/11807 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体集成电路的布局构造，可以不增加OPC校正的数据量和处理时间，就使接近单元分界的金属布线的变细或断线防止于未然。在沿第1方向配置的电源布线(m1)与接地布线(m2)所夹的区域，第1和第2单元被邻接配置在第1方向上，它们各自具有实现电路功能的晶体管和单元内布线。在第1和第2单元的分界部，以不使电源布线(m1)与接地布线(m2)短路的方式，配置有在与第1方向正交的第2方向上延伸的金属布线(d2)。