公开(公告)号：CN1540760A

公开(公告)日：2004-10-27

申请号：CN200410036906.5

申请日：2004-04-21

Applicant: 松下电器产业株式会社

Inventor： 平田昭夫 ,  森胁俊幸 ,  当房哲朗 ,  冈本奈奈 ,  林光昭

IPC: H01L27/105 ,  H01L27/112 ,  H01L21/82 ,  H01L21/8246 ,  G11C17/12

CPC classification number: G11C17/12

Abstract: 本发明提供抑制流过存储单元的驱动电流的下降，可以进行高速动作的屏蔽ROM。利用具有虚设栅电极(105)的虚设MOSFET，分离沿比特线(102)延伸的方向邻接的存储单元内的NchMOSFET。这样，由于能够降低由STI施加给NchMOSFET沟道区域的应力，所以能抑制NchMOSFET的驱动电流的减少。

公开(公告)号：CN100442525C

公开(公告)日：2008-12-10

申请号：CN200510132639.6

申请日：2005-12-20

Applicant: 松下电器产业株式会社

Inventor： 一柳美和 ,  森胁俊幸 ,  当房哲朗

IPC: H01L27/118 ,  H01L21/82 ,  G06F17/50

Abstract: 根据本发明的单元包括多个能传输输入信号或输出信号并且在设计半导体集成电路中用作最小单位的端子，其中该多个端子被布置在沿着Y方向排布的布线网格上，该Y方向为垂直于在自动布局和布线中使用的该单元的电源配线的方向，并具有沿着平行于该电源配线的方向的X方向延伸的形状，更明确地，这样的形状例如是所述端子的较长侧尺寸等于“沿着X方向的布线网格间隔+配线宽度”。根据这种结构，可以减小单元面积，这有利地引起芯片面积的缩减。

公开(公告)号：CN1435873A

公开(公告)日：2003-08-13

申请号：CN02102871.0

申请日：2002-01-28

Applicant: 松下电器产业株式会社

Inventor： 高桥美和夏 ,  水野洋 ,  森胁俊幸 ,  新出弘纪

IPC: H01L21/82 ,  H01L27/00

CPC classification number: G06F17/5045 ,  G06F17/5022

Abstract: 一种LSI系统设计方法，对构成系统的功能单位，预先准备表示泄漏电流与性能的协调关系的硬件模型。在该硬件模型中，例如以阈值电压Vth作为媒介变数记述有性能tpd与源－漏泄漏电流pleak的关系。一面参照这样的硬件模型所表示的协调关系，一面评价系统整体的性能及消耗电力，制定功能单位的设计条件。在有关包含LSI的系统的高水平设计中考虑了峰值电流。

公开(公告)号：CN1309084C

公开(公告)日：2007-04-04

申请号：CN200410036906.5

申请日：2004-04-21

Applicant: 松下电器产业株式会社

Inventor： 平田昭夫 ,  森胁俊幸 ,  当房哲朗 ,  冈本奈奈 ,  林光昭

IPC: H01L27/105 ,  H01L27/112 ,  H01L21/82 ,  H01L21/8246 ,  G11C17/12

CPC classification number: G11C17/12

Abstract: 本发明提供抑制流过存储单元的驱动电流的下降，可以进行高速动作的掩模ROM。利用具有虚设栅电极(105)的虚设MOSFET，分离沿位线(102)延伸的方向邻接的存储单元内的NchMOSFET。这样，由于能够降低由STI施加给NchMOSFET沟道区域的应力，所以能抑制NchMOSFET的驱动电流的减少。

公开(公告)号：CN1794459A

公开(公告)日：2006-06-28

申请号：CN200510132639.6

申请日：2005-12-20

Applicant: 松下电器产业株式会社

Inventor： 一柳美和 ,  森胁俊幸 ,  当房哲朗

IPC: H01L27/118 ,  H01L21/82 ,  G06F17/50

Abstract: 根据本发明的单元包括多个能传输输入信号或输出信号并且在设计半导体集成电路中用作最小单位的端子，其中该多个端子被布置在沿着Y方向排布的布线网格上，该Y方向为垂直于在自动布局和布线中使用的该单元的电源配线的方向，并具有沿着平行于该电源配线的方向的X方向延伸的形状，更明确地，这样的形状例如是所述端子的较长侧尺寸等于“沿着X方向的布线网格间隔+配线宽度”。根据这种结构，可以减小单元面积，这有利地引起芯片面积的缩减。