公开(公告)号：CN100461414C

公开(公告)日：2009-02-11

申请号：CN200510073840.1

申请日：2005-05-24

Applicant: 株式会社瑞萨科技

Inventor： 石塚典南 ,  田中顺 ,  岩崎富生 ,  太田裕之

IPC: H01L27/088 ,  H01L29/78 ,  H01L21/8234 ,  H01L21/336

CPC classification number: H01L21/823481 ,  H01L21/02134 ,  H01L21/02137 ,  H01L21/02203 ,  H01L21/3124 ,  H01L21/31662 ,  H01L29/7833

Abstract: 提供一种半导体器件及其制造方法，抑制半导体器件的栅电极端部的衬底中产生的位错。具有在半导体衬底的主表面上形成的多个元件形成区，位于上述元件形成区之间且嵌入有上述元件隔离绝缘膜的元件隔离沟槽，在上述元件形成区形成的栅绝缘膜和上述栅电极和上述栅电极的上方形成的多个布线层；上述元件隔离沟槽具有在上述半导体衬底和上述元件隔离绝缘膜之间形成的热氧化膜；上述元件隔离绝缘膜内部含有多个微细孔隙，比上述热氧化膜孔隙更多地形成上述元件隔离绝缘膜。

公开(公告)号：CN100397637C

公开(公告)日：2008-06-25

申请号：CN200510078018.4

申请日：2005-06-10

Applicant: 株式会社瑞萨科技

Inventor： 岛津博美 ,  岩崎富生 ,  太田裕之 ,  石川宪輔 ,  井上修 ,  大岛隆文

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L23/53295 ,  H01L21/76807 ,  H01L21/7682 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76835 ,  H01L23/5222 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种半导体器件，可以抑制在以铜为主要构成材料的布线结构中因应力迁移而引起的空隙产生且可靠性高。在半导体衬底上的绝缘膜上形成的多层布线结构中，布线结构为：以与以铜为主要构成材料构成的第一布线的上表面相接的方式，从下依次至少层叠阻挡性高且具有压缩应力的第一绝缘膜、具有拉伸应力的第二绝缘膜、比上述第一绝缘膜和上述第二绝缘膜介电常数低的第三绝缘膜，设置通孔以便贯通上述第一绝缘膜、第二绝缘膜及第三绝缘膜并与上述第一布线连接。

公开(公告)号：CN101150128A

公开(公告)日：2008-03-26

申请号：CN200610059879.2

申请日：2003-06-24

Applicant: 株式会社日立制作所 ,  株式会社瑞萨科技

Inventor： 石塚典男 ,  岩崎富生 ,  太田裕之 ,  三浦英生 ,  高橋正人 ,  鈴木範夫 ,  池田修二 ,  田中英樹 ,  美馬宏行

IPC: H01L27/04 ,  H01L27/115 ,  H01L29/78

Abstract: 一种半导体器件，其特征在于具有：半导体衬底；含形成在所述衬底中的沟槽和埋入在沟槽内的绝缘膜的元件隔离区；形成在所述衬底中的有源区，该有源区包括其上形成有栅绝缘膜的阱区，该栅绝缘膜上形成有栅电极，阱区包括与栅电极相对应地设置的源和漏扩散区，其中，沟槽中的埋入绝缘膜具有平面延伸到衬底中的底表面，且该埋入绝缘膜包围着有源区，该底表面延伸的深度比扩散区深；埋入绝缘膜有至少包围源和漏扩散区的凹陷的上部平表面，以防止元件隔离区所引起的晶体缺陷，所述凹陷的上部平表面的深度从衬底的平表面算起大于等于所述源和漏扩散区的杂质分布的峰值浓度的深度；沿沟槽中的埋入绝缘膜的侧面和底面形成有氮氧化物膜，该氮氧化物膜与衬底相接触。

公开(公告)号：CN1716607A

公开(公告)日：2006-01-04

申请号：CN200510073840.1

申请日：2005-05-24

Applicant: 株式会社瑞萨科技

Inventor： 石塚典南 ,  田中顺 ,  岩崎富生 ,  太田裕之

IPC: H01L27/088 ,  H01L29/78 ,  H01L21/8234 ,  H01L21/336

CPC classification number: H01L21/823481 ,  H01L21/02134 ,  H01L21/02137 ,  H01L21/02203 ,  H01L21/3124 ,  H01L21/31662 ,  H01L29/7833

Abstract: 提供一种半导体器件及其制造方法，抑制半导体器件的栅电极端部的衬底中产生的位错。具有在半导体衬底的主表面上形成的多个元件形成区，位于上述元件形成区之间且嵌入有上述元件隔离绝缘膜的元件隔离沟槽，在上述元件形成区形成的栅绝缘膜和上述栅电极和上述栅电极的上方形成的多个布线层；上述元件隔离沟槽具有在上述半导体衬底和上述元件隔离绝缘膜之间形成的热氧化膜；上述元件隔离绝缘膜内部含有多个微细孔隙，比上述热氧化膜孔隙更多地形成上述元件隔离绝缘膜。

公开(公告)号：CN100511682C

公开(公告)日：2009-07-08

申请号：CN200610059879.2

申请日：2003-06-24

Applicant: 株式会社日立制作所 ,  株式会社瑞萨科技

Inventor： 石塚典男 ,  岩崎富生 ,  太田裕之 ,  三浦英生 ,  高橋正人 ,  鈴木範夫 ,  池田修二 ,  田中英樹 ,  美馬宏行

IPC: H01L27/04 ,  H01L27/115 ,  H01L29/78

Abstract: 一种半导体器件，其特征在于具有：半导体衬底；含形成在所述衬底中的沟槽和埋入在沟槽内的绝缘膜的元件隔离区；形成在所述衬底中的有源区，该有源区包括其上形成有栅绝缘膜的阱区，该栅绝缘膜上形成有栅电极，阱区包括与栅电极相对应地设置的源和漏扩散区，其中，沟槽中的埋入绝缘膜具有平面延伸到衬底中的底表面，且该埋入绝缘膜包围着有源区，该底表面延伸的深度比扩散区深；埋入绝缘膜有至少包围源和漏扩散区的凹陷的上部平表面，以防止元件隔离区所引起的晶体缺陷，所述凹陷的上部平表面的深度从衬底的平表面算起大于等于所述源和漏扩散区的杂质分布的峰值浓度的深度；沿沟槽中的埋入绝缘膜的侧面和底面形成有氮氧化物膜，该氮氧化物膜与衬底相接触。

公开(公告)号：CN1716589A

公开(公告)日：2006-01-04

申请号：CN200510078018.4

申请日：2005-06-10

Applicant: 株式会社瑞萨科技

Inventor： 岛津博美 ,  岩崎富生 ,  太田裕之 ,  石川宪輔 ,  井上修 ,  大岛隆文

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L23/53295 ,  H01L21/76807 ,  H01L21/7682 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76835 ,  H01L23/5222 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种半导体器件，可以抑制在以铜为主要构成材料的布线结构中因应力迁移而引起的空隙产生且可靠性高。在半导体衬底上的绝缘膜上形成的多层布线结构中，布线结构为：以与以铜为主要构成材料构成的第一布线的上表面相接的方式，从下依次至少层叠阻挡性高且具有压缩应力的第一绝缘膜、具有拉伸应力的第二绝缘膜、比上述第一绝缘膜和上述第二绝缘膜介电常数低的第三绝缘膜，设置通孔以便贯通上述第一绝缘膜、第二绝缘膜及第三绝缘膜并与上述第一布线连接。