公开(公告)号：CN101271892A

公开(公告)日：2008-09-24

申请号：CN200810006288.8

申请日：2008-02-05

Applicant: 株式会社瑞萨科技

Inventor： 古泽健志 ,  鸭岛隆夫 ,  网代优次 ,  铃村直仁 ,  福井胜一 ,  冈田昌和

IPC: H01L27/04 ,  H01L23/522 ,  H01L23/532 ,  H01L21/822 ,  H01L21/768

CPC classification number: H01L21/76832 ,  H01L21/76834 ,  H01L21/76883

Abstract: 本发明可以提高在最下层配线中含有埋入配线的半导体装置的可靠性。在半导体基板1的主面上形成MISFETQn、Qp，并在此主面上形成着绝缘膜10、11。在绝缘膜10、11中形成接触孔12并埋入着插塞13。在埋入了插塞13的绝缘膜11上形成绝缘膜14、15、16，在绝缘膜14、15、16中形成开口部17并埋入着配线20。绝缘膜15是对绝缘膜16进行蚀刻以形成开口部17时的蚀刻终止膜，且含有硅和碳。绝缘膜11的吸湿性高，绝缘膜15的耐湿性低，但在绝缘膜11与绝缘膜15之间插入绝缘膜14，通过将绝缘膜14设为Si(硅)原子的数密度大于绝缘膜11的膜来防止形成弱电性界面。

公开(公告)号：CN101661900A

公开(公告)日：2010-03-03

申请号：CN200910158694.0

申请日：2009-07-09

Applicant: 株式会社瑞萨科技

Inventor： 福井胜一 ,  森本升 ,  西冈康隆 ,  泉谷淳子 ,  石井敦司

IPC: H01L21/768 ,  H01L23/532

CPC classification number: H01L23/5329 ,  H01L21/76801 ,  H01L21/76819 ,  H01L21/76828 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76837 ,  H01L21/76849 ,  H01L21/76867 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及其制造方法。为了提供一种可以提高半导体器件可靠性的半导体器件制造方法，通过热CVD方法等形成用于覆盖半导体衬底中形成的半导体元件的、具有良好嵌入性质的第一绝缘膜。通过等离子体CVD方法形成具有优良抗潮性的第二绝缘膜以覆盖第一绝缘膜。形成塞以穿透第一绝缘膜和第二绝缘膜。包括介电常数相对低的低k膜的第三绝缘膜形成于第二绝缘膜之上。布线通过大马士革技术形成于第三绝缘膜中以电耦合到塞。