公开(公告)号：CN107452670A

公开(公告)日：2017-12-08

申请号：CN201710177358.5

申请日：2017-03-23

Applicant: 格罗方德半导体公司

Inventor： 彭建伟 ,  吴旭升

IPC: H01L21/762 ,  H01L21/3065 ,  H01L21/308

Abstract: 本发明涉及引入较低蚀刻速率的材料以形成T形SDB STI结构，其提供一种在形成t形单扩散中断的浅沟槽隔离(SDB STI)结构期间引入具有较低蚀刻速率的单扩散中断(SDB)材料的方法。实施例包括在硅(Si)衬底中设置浅沟槽隔离(STI)区域；在该STI区域及该硅衬底上方形成硬掩膜；穿过该STI区域上方的该硬掩膜形成腔体，该腔体具有大于该STI区域的宽度的宽度；在该腔体中沉积具有低于高密度等离子体(HDP)氧化物的蚀刻速率的单扩散中断材料，以形成t形SDB STI结构；以及移除该硬掩膜。

公开(公告)号：CN107026127A

公开(公告)日：2017-08-08

申请号：CN201611128114.X

申请日：2016-12-09

Applicant: 格罗方德半导体公司

Inventor： 乔治·罗伯特·姆芬格 ,  吴旭升

IPC: H01L21/84 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明涉及FDSOI技术的外延分面高度一致性改进。本发明提供了一种通过使用多个间隙壁来控制抬升式源/漏外延结构的分面高度的方法，以及由此形成的装置。实施例包括：在SOI层上设置栅极结构；在邻近该栅极结构的该SOI层上及该栅极结构的相对侧上形成第一对间隙壁；在邻近该栅极结构的该第一对间隙壁的上表面上及该栅极结构的该相对侧上形成第二对间隙壁；以及在该SOI上形成一对分面抬升式源/漏结构，各该分面源/漏结构分面于该第一对间隙壁的该上表面，其中，与该第一对间隙壁相比，该第二对间隙壁对外延生长更具有选择性。

公开(公告)号：CN107026127B

公开(公告)日：2020-11-20

申请号：CN201611128114.X

申请日：2016-12-09

Applicant: 格罗方德半导体公司

Inventor： 乔治·罗伯特·姆芬格 ,  吴旭升

IPC: H01L21/84 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明涉及FDSOI技术的外延分面高度一致性改进。本发明提供了一种通过使用多个间隙壁来控制抬升式源/漏外延结构的分面高度的方法，以及由此形成的装置。实施例包括：在SOI层上设置栅极结构；在邻近该栅极结构的该SOI层上及该栅极结构的相对侧上形成第一对间隙壁；在邻近该栅极结构的该第一对间隙壁的上表面上及该栅极结构的该相对侧上形成第二对间隙壁；以及在该SOI上形成一对分面抬升式源/漏结构，各该分面源/漏结构分面于该第一对间隙壁的该上表面，其中，与该第一对间隙壁相比，该第二对间隙壁对外延生长更具有选择性。

公开(公告)号：CN107527867A

公开(公告)日：2017-12-29

申请号：CN201710469831.7

申请日：2017-06-20

Applicant: 格罗方德半导体公司

Inventor： 吴旭升 ,  黄海苟

IPC: H01L21/8234 ,  H01L27/088

CPC classification number: H01L29/42356 ,  H01L21/823431 ,  H01L21/845 ,  H01L27/0886 ,  H01L29/0649 ,  H01L29/401 ,  H01L29/4991 ,  H01L29/66545 ,  H01L29/66795

Abstract: 本发明涉及通过后栅极切割工序提高设备性能的设备及方法，其提供通过后栅极切割工艺以提高性能的集成电路设备的制造方法及其设备。一种方法包括，例如：获取一中间半导体设备，其具有包括多个鳍片的一基板，一STI层，一氧化层，以及该氧化层上方的一栅极材料，该鳍片延伸至该栅极材料中；移除该栅极材料以及该氧化层；沉积一高K材料于该STI层的一顶表面上并围绕该鳍片；沉积一栅极堆栈于该高K材料的上方；用一栅极接触金属填充该设备的该顶部；蚀刻该栅极接触金属，该金属栅极堆栈，以及该高K材料的一部分；以及用一层间介电质填充该部分。本发明还公开了由该方法形成的一中间设备。