公开(公告)号：CN105679674B

公开(公告)日：2017-09-05

申请号：CN201510884183.2

申请日：2015-12-04

Applicant: 格罗方德半导体公司

Inventor： 余鸿 ,  刘金平 ,  黄海苟 ,  刘晃

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/66795 ,  H01L21/02326 ,  H01L21/31053 ,  H01L21/31111 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66636

Abstract: 本申请涉及使用重叠掩膜减少栅极高度变化的方法。该方法包括形成至少一鳍片在半导体衬底中。形成占位栅极结构在上述的鳍片上。该占位栅极结构包括占位材料以及界定在该占位材料的上表面上的帽结构。该帽结构包括设置在该占位材料之上的第一帽层以及设置在该第一帽层之上的第二帽层。实施氧化制程在该第二帽层的至少一部分上以形成氧化区域在该第二帽层的剩余部分之上。移除该氧化区域的一部分以曝露该剩余部分。移除该第二帽层的该剩余部分。移除该第一帽层以曝露该占位材料。以导电材料置换该占位材料。

公开(公告)号：CN107403715A

公开(公告)日：2017-11-28

申请号：CN201710356596.2

申请日：2017-05-19

Applicant: 格罗方德半导体公司

Inventor： 黄海苟 ,  刘金平 ,  刘黄 ,  T·赵

IPC: H01L21/02 ,  H01L29/10

CPC classification number: H01L27/0886 ,  H01L21/28518 ,  H01L21/31053 ,  H01L21/31155 ,  H01L21/823431 ,  H01L21/823821 ,  H01L27/0924 ,  H01L29/66795 ,  H01L29/66803 ,  H01L29/785 ,  H01L29/7856 ,  H01L21/0217 ,  H01L29/1033

Abstract: 本发明涉及使用掺杂抛光材料控制内部裸片的均匀性，各种实施例包括方法以及集成电路结构。在某些情况下，形成一集成电路结构的一方法可包括：形成一掩膜于一氧化层以及一底层鳍片结构组的上方，该鳍片结构组包括多个鳍片，各该鳍片具有一基板基部以及位于该基板基部上方的一硅化层；通过一开口注入该氮化层于该掩膜中；移除该掩膜；于移除该掩膜后，抛光覆盖该鳍片结构组的该氧化层以暴露该鳍片结构组；以及形成一氮化层于该鳍片结构组的上方。

公开(公告)号：CN107527867A

公开(公告)日：2017-12-29

申请号：CN201710469831.7

申请日：2017-06-20

Applicant: 格罗方德半导体公司

Inventor： 吴旭升 ,  黄海苟

IPC: H01L21/8234 ,  H01L27/088

CPC classification number: H01L29/42356 ,  H01L21/823431 ,  H01L21/845 ,  H01L27/0886 ,  H01L29/0649 ,  H01L29/401 ,  H01L29/4991 ,  H01L29/66545 ,  H01L29/66795

Abstract: 本发明涉及通过后栅极切割工序提高设备性能的设备及方法，其提供通过后栅极切割工艺以提高性能的集成电路设备的制造方法及其设备。一种方法包括，例如：获取一中间半导体设备，其具有包括多个鳍片的一基板，一STI层，一氧化层，以及该氧化层上方的一栅极材料，该鳍片延伸至该栅极材料中；移除该栅极材料以及该氧化层；沉积一高K材料于该STI层的一顶表面上并围绕该鳍片；沉积一栅极堆栈于该高K材料的上方；用一栅极接触金属填充该设备的该顶部；蚀刻该栅极接触金属，该金属栅极堆栈，以及该高K材料的一部分；以及用一层间介电质填充该部分。本发明还公开了由该方法形成的一中间设备。

公开(公告)号：CN105679674A

公开(公告)日：2016-06-15

申请号：CN201510884183.2

申请日：2015-12-04

Applicant: 格罗方德半导体公司

Inventor： 余鸿 ,  刘金平 ,  黄海苟 ,  刘晃

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/66795 ,  H01L21/02326 ,  H01L21/31053 ,  H01L21/31111 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/785

Abstract: 本申请涉及使用重叠掩膜减少栅极高度变化的方法。该方法包括形成至少一鳍片在半导体衬底中。形成占位栅极结构在上述的鳍片上。该占位栅极结构包括占位材料以及界定在该占位材料的上表面上的帽结构。该帽结构包括设置在该占位材料之上的第一帽层以及设置在该第一帽层之上的第二帽层。实施氧化制程在该第二帽层的至少一部分上以形成氧化区域在该第二帽层的剩余部分之上。移除该氧化区域的一部分以曝露该剩余部分。移除该第二帽层的该剩余部分。移除该第一帽层以曝露该占位材料。以导电材料置换该占位材料。