-
公开(公告)号：CN104992978A
公开(公告)日：2015-10-21
申请号：CN201510290509.9
申请日：2015-06-01
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7816 , H01L29/42364 , H01L29/66681
Abstract: 本发明属于半导体技术领域，特别涉及一种射频LDMOS晶体管及其制造方法。本发明的技术方案，主要为将传统的LDMOS法拉第罩设置为多段结构，分段后的金属相互独立，从而使靠近漏端处的金属块浮空，能够改善浮空后金属与其下面漂移区的电势差，从而降低靠近漏端边缘的电场峰值，提高击穿电压。本发明的有益效果为，能够有效改善N型轻掺杂漂移区的电场分布，使之更加均匀，从而可以在保持击穿电压不变条件下提高漂移区掺杂浓度，降低导通电阻。本发明尤其适用于射频LDMOS晶体管及其制造。
-
公开(公告)号：CN104992978B
公开(公告)日：2018-11-23
申请号：CN201510290509.9
申请日：2015-06-01
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/78 , H01L21/336
Abstract: 本发明属于半导体技术领域，特别涉及一种射频LDMOS晶体管及其制造方法。本发明的技术方案，主要为将传统的LDMOS法拉第罩设置为多段结构，分段后的金属相互独立，从而使靠近漏端处的金属块浮空，能够改善浮空后金属与其下面漂移区的电势差，从而降低靠近漏端边缘的电场峰值，提高击穿电压。本发明的有益效果为，能够有效改善N型轻掺杂漂移区的电场分布，使之更加均匀，从而可以在保持击穿电压不变条件下提高漂移区掺杂浓度，降低导通电阻。本发明尤其适用于射频LDMOS晶体管及其制造。
-
公开(公告)号：CN104966736A
公开(公告)日：2015-10-07
申请号：CN201510290535.1
申请日：2015-06-01
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/78 , H01L29/36 , H01L21/336
CPC classification number: H01L29/7816 , H01L29/36 , H01L29/66681
Abstract: 本发明涉及半导体技术，特别涉及一种射频LDMOS器件及其制造方法。本发明的主要方法为在器件漏端N型轻掺杂区中引入了氧化层区，通过对该氧化层区长度、厚度以及位置的调节，可以在保证不影响器件击穿电压和导通电阻的同时，降低漂移区的等效介电常数，从而降低器件的栅漏电容，提高器件的频率特性。本发明尤其适用于LDMOS器件及其制造。
-
公开(公告)号：CN104733324B
公开(公告)日：2017-06-09
申请号：CN201510124930.2
申请日：2015-03-20
Applicant: 电子科技大学
IPC: H01L21/336
Abstract: 本发明涉及半导体制造工艺，特别涉及一种碳化硅UMOS器件的栅槽制作方法。本发明的碳化硅器件的栅槽制作方法，主要是：根据栅槽区域窗口对碳化硅外延片上的介质层进行刻蚀，在刻蚀中保留碳化硅上表面部分介质层，然后采用腐蚀工艺对该部分介质层进行腐蚀，使介质层与碳化硅外延片的接触区域形成圆滑的弧形，从而使碳化硅外延片在刻蚀后能形成侧壁陡直、无微沟槽且底脚圆滑的碳化硅栅槽结构。本发明的有益效果为，得到了侧壁陡直、无微沟槽且底脚圆滑的碳化硅栅槽结构，减小了槽栅底部的电场集中效应，提高了器件击穿性能和可靠性。本发明尤其适用于碳化硅器件栅槽结构制作。
-
公开(公告)号：CN104733324A
公开(公告)日：2015-06-24
申请号：CN201510124930.2
申请日：2015-03-20
Applicant: 电子科技大学
IPC: H01L21/336
Abstract: 本发明涉及半导体制造工艺，特别涉及一种碳化硅UMOS器件的栅槽制作方法。本发明的碳化硅器件的栅槽制作方法，主要是：根据栅槽区域窗口对碳化硅外延片上的介质层进行刻蚀，在刻蚀中保留碳化硅上表面部分介质层，然后采用腐蚀工艺对该部分介质层进行腐蚀，使介质层与碳化硅外延片的接触区域形成圆滑的弧形，从而使碳化硅外延片在刻蚀后能形成侧壁陡直、无微沟槽且底脚圆滑的碳化硅栅槽结构。本发明的有益效果为，得到了侧壁陡直、无微沟槽且底脚圆滑的碳化硅栅槽结构，减小了槽栅底部的电场集中效应，提高了器件击穿性能和可靠性。本发明尤其适用于碳化硅器件栅槽结构制作。
-
Patent Agency Ranking
公开(公告)号：CN105161533A
公开(公告)日：2015-12-16
申请号：CN201510388838.7
申请日：2015-07-02
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/423 , H01L29/66 , H01L21/28
CPC classification number: H01L29/7813 , H01L29/4236 , H01L29/66068
Abstract: 本发明属于半导体技术，具体的说是涉及一种碳化硅VDMOS器件及其制作方法。本发明所述碳化硅VDMOS器件包括：碳化硅N型重掺杂衬底，碳化硅N型重掺杂衬底上方的碳化硅N-外延层，位于碳化硅N-外延层上部的Pbase区，Pbase区中碳化硅P+接触区和N+源区形成的源极，凹进Pbase区之间形成的JFET区中的凹槽多晶硅，凹进JFET区的多晶硅与半导体之间的二氧化硅介质，围绕在凹进JFET区二氧化硅介质周围的P+区。本发明通过在碳化硅VDMOS器件中引入凹槽栅，优化了碳化硅VDMOS器件栅氧电场，提高了器件的可靠性。
-
公开(公告)号：CN104952929A
公开(公告)日：2015-09-30
申请号：CN201510388822.6
申请日：2015-07-02
Applicant: 电子科技大学
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7802 , H01L29/66068
Abstract: 本发明属于半导体技术，具体的说是涉及一种碳化硅VDMOS器件及其制作方法。本发明所述碳化硅VDMOS器件包括：碳化硅N型重掺杂衬底，碳化硅N型重掺杂衬底上方的碳化硅N-外延层，位于碳化硅N-外延层上部的Pbase区，位于两Pbase区之间形成JFET区中的P+层，位于P+层上侧、JFET区表面的介质槽，位于Pbase区中碳化硅P+接触区和N+源区形成的源极，多晶硅栅极，多晶硅与半导体之间的二氧化硅介质。本发明通过在碳化硅VDMOS器件JFET区下部引入埋介质槽，优化了碳化硅VDMOS器件栅氧电场，提高了器件的可靠性。
-
公开(公告)号：CN104851782B
公开(公告)日：2018-01-19
申请号：CN201510164939.6
申请日：2015-04-09
Applicant: 电子科技大学
IPC: H01L21/04
Abstract: 本发明属于半导体功率器件技术领域。为了克服现有方法制作的SiC UMOSFET器件栅槽侧壁陡直性低、底部具有子沟槽及表面粗糙度高的缺点，提供一种4H‑SiC UMOSFET栅槽的制作方法。该方法包括：首先在位于半导体衬底上的半导体外延层表面形成第一介质层，半导体外延层的材料为碳化硅；在第一介质层表面生长第二介质层；在第二介质层上涂覆光刻胶，以光刻胶为掩膜刻蚀第二介质层，形成栅槽区域窗口；去胶后，以第二介质层为掩膜刻蚀第一介质层；清除第二介质层，以第一介质层作为刻蚀栅槽掩膜，利用ICP技术对半导体外延层进行刻蚀栅槽，刻蚀气体包括SF6、O2及Ar，SF6和Ar的气体流量比例为2:1，O2含量为45％～50％；清除第一介质层形成U型栅槽；适用于制作SiC UMOSFET栅槽。
-
公开(公告)号：CN105161534A
公开(公告)日：2015-12-16
申请号：CN201510388855.0
申请日：2015-07-02
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/7802 , H01L29/0607 , H01L29/66068
Abstract: 本发明属于半导体技术，具体的说是涉及一种碳化硅VDMOS器件及其制作方法。本发明所述碳化硅VDMOS器件包括：碳化硅N型重掺杂衬底，碳化硅N型重掺杂衬底上方的第一碳化硅N-外延层，第一碳化硅N-外延层中的埋介质槽，第二碳化硅N-外延层，位于第二碳化硅N-外延层上部的Pbase区，Pbase区中碳化硅P+接触区和N+源区形成的源极，多晶硅栅极，多晶硅与半导体之间的二氧化硅介质。本发明通过在碳化硅VDMOS器件JFET区下部引入埋介质槽，优化了碳化硅VDMOS器件栅氧电场，提高了器件的可靠性。
-
公开(公告)号：CN104851782A
公开(公告)日：2015-08-19
申请号：CN201510164939.6
申请日：2015-04-09
Applicant: 电子科技大学
IPC: H01L21/04
CPC classification number: H01L21/049
Abstract: 本发明属于半导体功率器件技术领域。为了克服现有方法制作的SiC UMOSFET器件栅槽侧壁陡直性低、底部具有子沟槽及表面粗糙度高的缺点，提供一种4H-SiC UMOSFET栅槽的制作方法。该方法包括：首先在位于半导体衬底上的半导体外延层表面形成第一介质层，半导体外延层的材料为碳化硅；在第一介质层表面生长第二介质层；在第二介质层上涂覆光刻胶，以光刻胶为掩膜刻蚀第二介质层，形成栅槽区域窗口；去胶后，以第二介质层为掩膜刻蚀第一介质层；清除第二介质层，以第一介质层作为刻蚀栅槽掩膜，利用ICP技术对半导体外延层进行刻蚀栅槽，刻蚀气体包括SF6、O2及Ar，SF6和Ar的气体流量比例为2:1，O2含量为45％～50％；清除第一介质层形成U型栅槽；适用于制作SiC UMOSFET栅槽。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.026 seconds)
