公开(公告)号：CN104246985B

公开(公告)日：2017-05-24

申请号：CN201380022225.0

申请日：2013-02-01

Applicant: 硅存储技术公司

Inventor： W.托伦 ,  X.刘 ,  G.梅茨格尔-布吕克尔 ,  N.杜 ,  S.维格 ,  N.米里迪 ,  C.苏 ,  C.伯纳迪 ,  L.奎瓦斯 ,  F.居约 ,  Y.陈 ,  H.奧马尼 ,  M.塔达约尼

IPC: H01L21/28

CPC classification number: H01L29/66545 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/76283 ,  H01L27/11521 ,  H01L27/11568

Abstract: 一种用于非易失性存储器阵列的叠层栅结构具有半导体衬底，所述半导体衬底具有多个基本上平行的间隔开的有源区。叠层栅结构在有源区上方形成，并且每一个包括：在每个叠层栅结构之间的在垂直于第一方向的第二方向上的第一绝缘材料，在所述有源区上方的第二绝缘材料，在所述第二绝缘材料上方的电荷维持栅极，在所述电荷维持栅极上方的第三绝缘材料，在所述第三绝缘材料上方的控制栅极的第一部分，所述控制栅极的第二部分在所述控制栅极的所述第一部分的顶部表面上方以及在与之相邻并沿所述第二方向延伸的所述第一绝缘材料的顶部表面上方，并且第四绝缘材料在所述控制栅极的所述第二部分上方。

公开(公告)号：CN107851657B

公开(公告)日：2021-04-20

申请号：CN201680040486.9

申请日：2016-06-17

Applicant: 硅存储技术公司

Inventor： J-W.杨 ,  M-T.吴 ,  C-M.陈 ,  M.塔达约尼 ,  C-S.苏 ,  N.杜

IPC: H01L29/423 ,  H01L29/788 ,  H01L27/11521 ,  H01L27/11524 ,  H01L21/336 ,  H01L21/28 ,  G11C16/26

Abstract: 本发明公开了一种存储器设备，所述存储器设备包括硅半导体衬底，形成于所述衬底中且其间具有沟道区的间隔开的源极区和漏极区，以及设置在所述沟道区的第一部分和所述源极区的第一部分上方的导电浮栅。擦除栅包括第一部分和第二部分，所述第一部分与所述浮栅横向相邻且在所述源极区上方，并且所述第二部分向上且在所述浮栅上方延伸。导电字线栅设置在所述沟道区的第二部分上方。所述字线栅与所述浮栅横向相邻地设置，并且不包括设置在所述浮栅上方的部分。将所述字线栅与所述沟道区的第二部分分开的绝缘厚度小于将所述浮栅与所述擦除栅分开的绝缘厚度。

公开(公告)号：CN107851657A

公开(公告)日：2018-03-27

申请号：CN201680040486.9

申请日：2016-06-17

Applicant: 硅存储技术公司

Inventor： J-W.杨 ,  M-T.吴 ,  C-M.陈 ,  M.塔达约尼 ,  C-S.苏 ,  N.杜

IPC: H01L29/423 ,  H01L29/788 ,  H01L27/11521 ,  H01L27/11524 ,  H01L21/336 ,  H01L21/28 ,  G11C16/26

CPC classification number: H01L27/11524 ,  G11C16/26 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/42328 ,  H01L29/66825 ,  H01L29/7881 ,  H01L29/7883

Abstract: 本发明公开了一种存储器设备，所述存储器设备包括硅半导体衬底，形成于所述衬底中且其间具有沟道区的间隔开的源极区和漏极区，以及设置在所述沟道区的第一部分和所述源极区的第一部分上方的导电浮栅。擦除栅包括第一部分和第二部分，所述第一部分与所述浮栅横向相邻且在所述源极区上方，并且所述第二部分向上且在所述浮栅上方延伸。导电字线栅设置在所述沟道区的第二部分上方。所述字线栅与所述浮栅横向相邻地设置，并且不包括设置在所述浮栅上方的部分。将所述字线栅与所述沟道区的第二部分分开的绝缘厚度小于将所述浮栅与所述擦除栅分开的绝缘厚度。

公开(公告)号：CN104246985A

公开(公告)日：2014-12-24

申请号：CN201380022225.0

申请日：2013-02-01

Applicant: 硅存储技术公司

Inventor： W.托伦 ,  X.刘 ,  G.梅茨格尔-布吕克尔 ,  N.杜 ,  S.维格 ,  N.米里迪 ,  C.苏 ,  C.伯纳迪 ,  L.奎瓦斯 ,  F.居约 ,  Y.陈 ,  H.奧马尼 ,  M.塔达约尼

IPC: H01L21/28

CPC classification number: H01L29/66545 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/76283 ,  H01L27/11521 ,  H01L27/11568

Abstract: 一种用于非易失性存储器阵列的叠层栅结构具有半导体衬底，所述半导体衬底具有多个基本上平行的间隔开的有源区。叠层栅结构在有源区上方形成，并且每一个包括：在每个叠层栅结构之间的在垂直于第一方向的第二方向上的第一绝缘材料，在所述有源区上方的第二绝缘材料，在所述第二绝缘材料上方的电荷维持栅极，在所述电荷维持栅极上方的第三绝缘材料，在所述第三绝缘材料上方的控制栅极的第一部分，所述控制栅极的第二部分在所述控制栅极的所述第一部分的顶部表面上方以及在与之相邻并沿所述第二方向延伸的所述第一绝缘材料的顶部表面上方，并且第四绝缘材料在所述控制栅极的所述第二部分上方。