-
公开(公告)号：CN114121815A
公开(公告)日：2022-03-01
申请号：CN202110771933.0
申请日：2021-07-08
Applicant: 美光科技公司
IPC: H01L21/8242 , H01L29/423
Abstract: 本申请的实施例涉及竖直三维存储器三节点存取装置形成中的替代栅极电介质。示例方法包含一种用于形成竖直堆叠的存储器胞元的阵列的方法，所述阵列具有水平定向的存取装置和竖直定向的存取线。所述方法包含沉积介电材料和牺牲半导体材料的交替层以形成竖直堆叠。穿过所述竖直堆叠形成第一竖直开口，以暴露所述牺牲半导体材料的第一区域。选择性地去除所述第一区域以形成第一水平开口，在所述第一水平开口中，替代牺牲栅极介电材料、形成所述三节点存取装置的源极/漏极导电接触材料、沟道导电材料和数位线导电接触材料。
-
公开(公告)号：CN114068425A
公开(公告)日：2022-02-18
申请号：CN202110720082.7
申请日：2021-06-28
Applicant: 美光科技公司
IPC: H01L21/8242 , H01L27/108
Abstract: 提供了用于在用于竖直三维(3D)存储器的三节点存取装置形成后的存储节点的系统、方法和设备。示例方法包含一种用于形成竖直堆叠的存储器胞元的阵列的方法，所述阵列具有水平定向的存取装置和竖直定向的存取线。所述方法包含沉积介电材料和牺牲材料的交替层以形成竖直堆叠。穿过所述竖直堆叠形成多个第一竖直开口以在所述竖直堆叠中形成具有侧壁的细长竖直柱列。在所述第一竖直开口中在栅极介电材料上保形地沉积第一导电材料。去除所述第一导电材料的各部分，以沿所述细长竖直柱列的所述侧壁形成多条单独的竖直存取线。穿过所述竖直堆叠形成第二竖直开口以暴露所述牺牲材料的第一区域。
-
公开(公告)号：CN111916454A
公开(公告)日：2020-11-10
申请号：CN202010250079.9
申请日：2020-04-01
Applicant: 美光科技公司
IPC: H01L27/108 , H01L27/11 , H01L27/112 , H01L27/115 , H01L27/22 , H01L27/24
Abstract: 本发明描述与半导体装置中的电容减小有关的系统、设备和方法。一种实例方法可包含在形成于半导体衬底上的感测线的一部分之上形成仅氧化物间隔物，以使所述感测线与半导体装置的存储节点触点区分开，且减小所述感测线与所述存储节点触点区之间的电容。所述方法可进一步包含：在所述半导体装置的与所述感测线相邻的有源区域中形成所述存储节点触点区，且将所述感测线导电连接到所述存储节点触点区，以使存储节点能够被所述感测线感测。
-
公开(公告)号：CN111492470A
公开(公告)日：2020-08-04
申请号：CN201880081548.X
申请日：2018-12-05
Applicant: 美光科技公司
IPC: H01L21/768 , H01L21/67
Abstract: 在实例中，一种方法可包含：在第一制程工具处用牺牲材料来封闭结构中的开口；在所述开口被封闭时将所述结构从所述第一制程工具移动到第二制程工具；及在所述第二制程工具处移除所述牺牲材料。所述结构可用于半导体装置(例如存储器装置)中。
-
公开(公告)号：CN100424818C
公开(公告)日：2008-10-08
申请号：CN200480019569.7
申请日：2004-05-04
Applicant: 美光科技公司
IPC: H01L21/02 , H01L21/334
CPC classification number: H01L27/10855 , H01L27/10852 , H01L28/40 , H01L28/57
Abstract: 本发明包括在阻挡层(48)之上淀积金属氧化物电介质材料(50)的方法。该阻挡层包括金属和碳、硼、和氮中的一种或多种的合成物，该电介质材料的金属氧化物可以包括与阻挡层相同的金属。该电介质材料/阻挡层结构可以结合到电容器中。例如，该电容器可以用在DRAM单元中，该DRAM单元可以用在电子系统中。
-
Patent Agency Ranking
公开(公告)号：CN113785359B
公开(公告)日：2024-04-12
申请号：CN202080033416.7
申请日：2020-05-05
Applicant: 美光科技公司
IPC: G11C11/4091 , G11C11/408
Abstract: 一些实施例包含一种集成组合件，其具有包括感测放大器电路系统的基底、所述基底上方的第一平台以及所述第一平台上方的第二平台。所述第一平台包含第一存储器单元的第一阵列的第一部分，且包含第二存储器单元的第二阵列的第一部分。所述第二平台包含所述第一存储器单元的所述第一阵列的第二部分，且包含所述第二存储器单元的所述第二阵列的第二部分。第一数字线与所述第一阵列相关联，且第二数字线与所述第二阵列相关联。所述第一数字线与所述第二数字线通过所述感测放大器电路系统彼此相对地耦合。
-
公开(公告)号：CN114203639A
公开(公告)日：2022-03-18
申请号：CN202110994278.5
申请日：2021-08-27
Applicant: 美光科技公司
IPC: H01L21/8242 , H01L27/108
Abstract: 本公开涉及关于垂直3D存储器的三节点存取装置形成的栅极电介质修复，提供一种用于形成具有水平定向的存取装置及垂直定向的存取线的垂直堆叠的存储器单元阵列的方法，其包含沉积电介质材料及牺牲材料的交替层以形成垂直堆叠。形成多个第一垂直开口以在该垂直堆叠中形成伸长垂直立柱。在该多个第一垂直开口中保形地沉积栅极电介质，并在其上形成导电材料。移除该导电材料的部分以形成多个存取线。修复该栅极电介质的第一侧。形成第二垂直开口以暴露邻近该牺牲材料的第一区的侧壁。选择性移除该第一区中的该牺牲材料以形成第一水平开口。修复该栅极电介质的第二侧。在该第一水平开口中沉积第一源极/漏极区、沟道区及第二源极/漏极区。
-
公开(公告)号：CN114068427A
公开(公告)日：2022-02-18
申请号：CN202110778253.1
申请日：2021-07-09
Applicant: 美光科技公司
IPC: H01L21/8242 , H01L27/108 , H01L29/10
Abstract: 本申请涉及竖直三维3D存储器的三节点存取装置中的沟道集成。实例方法包含一种用于形成具有水平定向的存取装置和竖直定向的存取线的竖直堆叠存储器单元阵列的方法。所述方法包含在重复迭代中沉积电介质材料和牺牲材料的交替层以形成竖直堆叠。蚀刻过程用于形成暴露所述竖直堆叠中邻近于第一区的竖直侧壁的第一竖直开口。选择性地蚀刻所述第一区以形成从所述第一竖直开口向后第一水平距离的去除所述牺牲材料的第一水平开口。第一源极/漏极材料、具有背沟道钝化的替换沟道材料和第二源极/漏极材料沉积在所述第一水平开口中以形成所述竖直堆叠存储器单元阵列当中的存储器单元的所述三节点存取装置。
-
公开(公告)号：CN113785359A
公开(公告)日：2021-12-10
申请号：CN202080033416.7
申请日：2020-05-05
Applicant: 美光科技公司
IPC: G11C11/4091 , G11C11/408
Abstract: 一些实施例包含一种集成组合件，其具有包括感测放大器电路系统的基底、所述基底上方的第一平台以及所述第一平台上方的第二平台。所述第一平台包含第一存储器单元的第一阵列的第一部分，且包含第二存储器单元的第二阵列的第一部分。所述第二平台包含所述第一存储器单元的所述第一阵列的第二部分，且包含所述第二存储器单元的所述第二阵列的第二部分。第一数字线与所述第一阵列相关联，且第二数字线与所述第二阵列相关联。所述第一数字线与所述第二数字线通过所述感测放大器电路系统彼此相对地耦合。
-
公开(公告)号：CN112640126A
公开(公告)日：2021-04-09
申请号：CN201980056821.8
申请日：2019-08-12
Applicant: 美光科技公司
IPC: H01L29/778 , H01L29/66 , H01L21/8234 , H01L21/02
Abstract: 本发明公开一种晶体管，其包括材料上的沟道区域。所述沟道区域包括二维材料，其包括对置侧壁且定向为垂直于所述材料。栅极电介质位于所述二维材料上且栅极位于所述栅极电介质上。本发明公开包含至少一个晶体管的半导体装置及系统，以及形成半导体装置的方法。
-
-
-
-
-
-
-
-
-
Search Results
44
records
(took 0.113 seconds)
