-
公开(公告)号：CN113594171B
公开(公告)日：2024-06-18
申请号：CN202110451402.3
申请日：2021-04-26
Applicant: 美光科技公司
Abstract: 本申请案涉及集成式组合件和形成集成式组合件的方法。一些实施例包含一种具有交替的绝缘层级与导电层级的竖直堆叠的集成式组合件。所述导电层级包含导电结构。沟道材料竖直地延伸通过所述堆叠。所述导电结构具有接近所述沟道材料的近侧区，且具有相比于所述近侧区更远离所述沟道材料的远侧区。所述绝缘层级在相邻导电结构的所述近侧区之间竖直地具有第一区，且在所述相邻导电结构的所述远侧区之间竖直地具有第二区。空隙是所述在绝缘层级内且横跨所述第一区和所述第二区的部分延伸。一些实施例包含形成集成式组合件的方法。
-
公开(公告)号：CN118201359A
公开(公告)日：2024-06-14
申请号：CN202311710217.7
申请日：2023-12-12
Applicant: 美光科技公司
Abstract: 本申请案涉及包含体育场结构的微电子装置以及相关的存储器装置及电子系统。一种微电子装置包含堆叠结构，所述堆叠结构包括块、额外介电狭槽结构及进一步介电狭槽结构。所述堆叠结构包含导电与绝缘结构的交替层级。块包括体育场结构及峰顶区。所述体育场结构包含具有包括所述层级的边缘的台阶的阶梯结构。所述额外介电狭槽结构个别地在第一方向上跨所述峰顶区中的第一者延伸且至少部分地延伸到所述体育场结构中。所述额外介电狭槽结构在正交于所述第一方向的第二方向上彼此分离且个别地竖直延伸穿过所述层级。所述进一步介电狭槽结构在所述第二方向上跨所述峰顶区中的第二者延伸。
-
公开(公告)号：CN117796174A
公开(公告)日：2024-03-29
申请号：CN202280054045.X
申请日：2022-07-08
Applicant: 美光科技公司
Abstract: 一种包括存储器单元串的存储器阵列包括个别地包括垂直堆叠的横向间隔的存储器块，所述垂直堆叠包括在导体阶层上方的交替的绝缘阶层及导电阶层。存储器单元串包括延伸穿过所述绝缘阶层及所述导电阶层的沟道材料串。所述沟道材料串通过在所述导电阶层中的最下导电阶层中且直接抵靠多个所述沟道材料串的传导材料与所述导体阶层的导体材料直接电耦合。所述横向间隔的存储器块中的所述沟道材料串包括存储器平面的部分。所述最下导电阶层中的壁在所述传导材料旁边。所述壁在相对于所述存储器平面为平面边缘的区中。所述平面边缘区包括TAV区。所述壁相对于在所述平面边缘区中的所述TAV区的边缘水平伸长。本发明公开其它存储器阵列及方法。
-
公开(公告)号：CN116568034A
公开(公告)日：2023-08-08
申请号：CN202211718286.8
申请日：2022-12-29
Applicant: 美光科技公司
Abstract: 本申请案涉及包括存储器单元串的存储器电路系统及用于形成包括存储器单元串的存储器阵列的方法。包括包含存储器块的存储器单元串的存储器电路系统个别地包括竖直堆叠，竖直堆叠包括交替的绝缘层级与导电层级。存储器单元的沟道材料串延伸通过存储器阵列区中的绝缘层级及导电层级。存储器块的绝缘层级及导电层级从存储器阵列区延伸到阶梯区中。阶梯区中的存储器块中的个别者包括操作性台阶的梯段。操作性台阶中的个别者包括导电层级中的一者。阶梯区中的个别存储器块中的至少一些横向紧邻者使其操作性台阶的梯段由包括两个竖直交替的不同成分的绝缘材料的堆叠横向分离。公开包含方法的其它实施例。
-
公开(公告)号：CN114649343A
公开(公告)日：2022-06-21
申请号：CN202111548304.8
申请日：2021-12-16
Applicant: 美光科技公司
Inventor： 福住嘉晃 , 藤木润 , M·J·金 , S·古普塔 , P·泰萨里欧 , K·什鲁蒂 , 白桂鉉 , K·A·里特尔 , 田中秋二 , U·M·梅奥托 , R·J·希尔 , M·霍兰
IPC: H01L27/11524 , H01L27/11548 , H01L27/11556 , H01L27/1157 , H01L27/11575 , H01L27/11582
Abstract: 本申请案涉及包含分层级堆叠的微电子装置以及相关电子系统及方法。一种微电子装置包括：堆叠结构，其包括布置在层级中的导电结构与绝缘结构的竖直交替序列，所述堆叠结构划分为通过狭槽结构彼此分离的块结构；存储器单元串，其竖直延伸穿过所述堆叠结构的所述块结构，所述存储器单元串个别地包括竖直延伸穿过所述堆叠结构的沟道材料；额外堆叠结构，其竖直上覆在所述堆叠结构上且包括布置在额外层级中的额外导电结构与额外绝缘结构的竖直序列；第一支柱，其延伸穿过所述额外堆叠结构且竖直上覆在所述存储器单元串上，所述第一支柱中的每一者从对应存储器单元串的中心水平偏移；第二支柱，其延伸穿过所述额外堆叠结构且竖直上覆在所述存储器单元串上；及额外狭槽结构，其包括介电材料，所述介电材料延伸穿过所述额外堆叠结构的至少一部分且将所述块结构中的每一者细分为子块结构，所述额外狭槽结构水平相邻于所述第一支柱。还描述了相关微电子装置、电子系统及方法。
-
Patent Agency Ranking
公开(公告)号：CN114121995A
公开(公告)日：2022-03-01
申请号：CN202111017950.1
申请日：2021-08-31
Applicant: 美光科技公司
IPC: H01L27/11575 , H01L27/11582 , G11C16/10
Abstract: 本申请案涉及包含突出到上部导柱部分中的隔离结构的微电子装置，以及相关方法和系统。微电子装置包含堆叠结构，其包括以层次布置的绝缘结构和导电结构的竖直交替序列。一连串导柱延伸穿过所述堆叠结构。至少一个隔离结构延伸穿过所述堆叠结构的上部堆叠部分。所述至少一个隔离结构突出到所述一连串导柱的导柱的相邻列的导柱中。导电触点与所述至少一个隔离结构突出到其中的所述导柱电通信。也公开相关方法和电子系统。
-
公开(公告)号：CN113544856A
公开(公告)日：2021-10-22
申请号：CN202080018557.1
申请日：2020-02-27
Applicant: 美光科技公司
IPC: H01L29/423 , H01L29/417 , H01L29/78 , H01L29/16 , H01L29/20 , H01L29/26 , H01L27/108
Abstract: 一些实施例包含一种集成组合件，其具有多晶第一半导体材料且具有直接邻近于所述多晶第一半导体材料的第二半导体材料。所述第二半导体材料具有不同于所述多晶第一半导体材料的成分。导电性增强掺杂剂在所述第二半导体材料内。所述导电性增强掺杂剂相对于所述多晶第一半导体材料是中性类型掺杂剂。电栅极邻近于所述多晶第一半导体材料的区，并且经配置以在所述多晶第一半导体材料的所述区内感应电场。所述栅极不邻近于所述第二半导体材料。
-
公开(公告)号：CN110235246A
公开(公告)日：2019-09-13
申请号：CN201880009394.3
申请日：2018-02-01
Applicant: 美光科技公司
IPC: H01L27/11519 , H01L27/11524 , H01L27/11529 , H01L27/11565 , H01L27/11568 , H01L27/1157
Abstract: 一些实施例包含存储器阵列，所述存储器阵列具有交替的绝缘层级和字线层级的竖直堆叠。所述字线层级具有对应于控制栅极区的终端。电荷捕集材料沿着所述字线层级的所述控制栅极区而非沿着所述绝缘层级。所述电荷捕集材料通过电荷阻挡材料与所述控制栅极区间隔开。沟道材料沿着所述堆叠竖直地延伸且通过电介质材料与所述电荷捕集材料横向间隔开。一些实施例包含形成NAND存储器阵列的方法。
-
公开(公告)号：CN119031715A
公开(公告)日：2024-11-26
申请号：CN202410654196.X
申请日：2024-05-24
Applicant: 美光科技公司
Abstract: 本公开涉及存储器阵列结构及其制造方法。存储器阵列结构可包含数据线、共源极，及选择性地连接到所述数据线及所述共源极的多个存储器单元子块。存储器单元子块可包含形成为围绕沟道材料结构的存储器单元，且可包含相邻存储器单元子块的源极侧选择线的隔离。包含用于形成此类存储器阵列结构的方法。
-
公开(公告)号：CN117898036A
公开(公告)日：2024-04-16
申请号：CN202280055304.0
申请日：2022-07-26
Applicant: 美光科技公司
Abstract: 本发明提供一种电子装置，其包括多级位线、柱接触件、层级1接触件及层级2接触件。所述多级位线包括第一位线及第二位线，其中所述第一位线及所述第二位线定位于不同层级处。所述柱接触件电连接到所述第一位线及所述第二位线，所述层级1接触件电连接到所述第一位线，且所述层级2接触件电连接到所述第二位线。所述第一位线中的每一位线邻近于所述层级1接触件而电连接到单一柱接触件，且所述第二位线中的每一位线邻近于所述层级2接触件而电连接到单一柱接触件。公开了额外电子装置，以及形成电子装置的方法及相关系统。
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.039 seconds)
