-
公开(公告)号：CN102687273B
公开(公告)日：2015-05-20
申请号：CN201080060555.5
申请日：2010-12-09
Applicant: 英特尔公司
Inventor： R·皮尔拉瑞斯帝 , B-Y·金 , B·楚-昆古 , M·V·梅茨 , J·T·卡瓦利罗斯 , M·拉多萨佛杰维科 , R·科托尔亚 , W·瑞驰梅迪 , N·穆克赫吉 , G·德威 , R·乔
IPC: H01L29/772 , H01L21/335
CPC classification number: H01L27/092 , H01L21/02532 , H01L21/02546 , H01L21/283 , H01L27/088 , H01L29/0653 , H01L29/155 , H01L29/165 , H01L29/267 , H01L29/517 , H01L29/66431 , H01L29/66522 , H01L29/66553 , H01L29/775 , H01L29/7782
Abstract: 一种量子阱晶体管具有锗量子阱沟道区。含硅的蚀刻停止层提供栅电介质接近沟道的容易放置。III-V族势垒层对沟道增加应变。沟道区之上和之下的缓变硅锗层改进了性能。多种栅电介质材料允许使用高k值栅电介质。
-
公开(公告)号：CN103262249A
公开(公告)日：2013-08-21
申请号：CN201180060425.6
申请日：2011-11-22
Applicant: 英特尔公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7391 , H01L29/0843
Abstract: 本公开涉及微电子晶体管制造领域，尤其涉及具有提高的导通电流电平而不具有相应增大的截止电流电平的隧道场效应晶体管的制造，这是通过在隧道场效应晶体管的源极与本征沟道之间添加过渡层来实现的。
-
公开(公告)号：CN105308728B
公开(公告)日：2019-01-29
申请号：CN201380076946.X
申请日：2013-06-28
Applicant: 英特尔公司
Inventor： N·戈埃尔 , R·皮尔拉瑞斯帝 , W·瑞驰梅迪 , J·T·卡瓦利罗斯 , G·德威 , B·楚-昆古 , M·拉多萨佛杰维科 , M·V·梅茨 , N·穆克赫吉 , R·S·乔
IPC: H01L21/336 , H01L29/78 , H01L21/20
Abstract: 通过从在第一沟槽底部处的衬底表面外延生长第一类型材料的第一外延区域形成不同的n‑和p‑型器件鳍，第一沟槽形成于浅沟槽隔离(STI)区域之间。STI区域和第一沟槽高度是它们的宽度的至少1.5倍。蚀刻掉STI区域以暴露衬底的顶面，从而在第一外延区域之间形成第二沟槽。在第一外延区域的侧壁上的第二沟槽中形成间隔材料的层。从在第一外延区域之间的第二沟槽的底部处的衬底表面生长第二类型材料的第二外延区域。可从第一和第二外延区域形成n‑和p‑型鳍对。鳍被共同集成并且减少了来自材料界面晶格失配的缺陷。
-
公开(公告)号：CN102687273A
公开(公告)日：2012-09-19
申请号：CN201080060555.5
申请日：2010-12-09
Applicant: 英特尔公司
Inventor： R·皮尔拉瑞斯帝 , B-Y·金 , B·楚-昆古 , M·V·梅茨 , J·T·卡瓦利罗斯 , M·拉多萨佛杰维科 , R·科托尔亚 , W·瑞驰梅迪 , N·穆克赫吉 , G·德威 , R·乔
IPC: H01L29/772 , H01L21/335
CPC classification number: H01L27/092 , H01L21/02532 , H01L21/02546 , H01L21/283 , H01L27/088 , H01L29/0653 , H01L29/155 , H01L29/165 , H01L29/267 , H01L29/517 , H01L29/66431 , H01L29/66522 , H01L29/66553 , H01L29/775 , H01L29/7782
Abstract: 一种量子阱晶体管具有锗量子阱沟道区。含硅的蚀刻停止层提供栅电介质接近沟道的容易放置。III-V族势垒层对沟道增加应变。沟道区之上和之下的缓变硅锗层改进了性能。多种栅电介质材料允许使用高k值栅电介质。
-
公开(公告)号：CN105474370B
公开(公告)日：2019-02-22
申请号：CN201380076944.0
申请日：2013-06-28
Applicant: 英特尔公司
IPC: H01L21/336 , H01L29/78 , H01L21/20
Abstract: 可通过在沟槽的底部处的衬底表面上外延生长第一层材料来形成电子器件鳍，该沟槽形成于浅沟槽隔离(STI)区域的侧壁之间。沟槽高度可以是其宽度的至少1.5倍，以及第一层可填充小于沟槽高度。接着可在沟槽中的第一层上和在STI区域的顶面之上外延生长第二层材料。第二层可具有在沟槽之上和在STI区域的顶面的部分上延伸的第二宽度。然后，可图案化和蚀刻该第二层以在STI区域的顶面的部分之上且接近沟槽形成电子器件鳍对。该过程可避免由于在层界面中的晶格失配引起的鳍中的结晶缺陷。
-
Patent Agency Ranking
公开(公告)号：CN103262249B
公开(公告)日：2016-11-23
申请号：CN201180060425.6
申请日：2011-11-22
Applicant: 英特尔公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7391 , H01L29/0843
Abstract: 本公开涉及微电子晶体管制造领域，尤其涉及具有提高的导通电流电平而不具有相应增大的截止电流电平的隧道场效应晶体管的制造，这是通过在隧道场效应晶体管的源极与本征沟道之间添加过渡层来实现的。
-
公开(公告)号：CN102272928B
公开(公告)日：2013-11-27
申请号：CN200980153779.8
申请日：2009-12-17
Applicant: 英特尔公司
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L29/66181 , H01L27/10832 , H01L27/10861 , H01L27/10867 , H01L27/1087 , H01L27/10876 , H01L28/90 , H01L29/66666 , H01L29/7827
Abstract: 一种嵌入式存储器单元包括半导体衬底(110)、具有至少部分地嵌入在半导体衬底中的源/漏区(121)的晶体管(120)以及至少部分地嵌入在半导体衬底中的电容器(130)。电容器包括通过第一电绝缘材料(133)彼此电隔离的第一电极(131)和第二电极(132)。第一电极电连接到半导体衬底，且第二电极电连接到晶体管的源/漏区。
-
公开(公告)号：CN105474370A
公开(公告)日：2016-04-06
申请号：CN201380076944.0
申请日：2013-06-28
Applicant: 英特尔公司
IPC: H01L21/336 , H01L29/78 , H01L21/20
CPC classification number: H01L21/823807 , H01L21/02381 , H01L21/0245 , H01L21/02463 , H01L21/02532 , H01L21/02538 , H01L21/02546 , H01L21/02647 , H01L21/76224 , H01L21/76248 , H01L21/823412 , H01L21/823431 , H01L21/823821 , H01L21/823878 , H01L21/845 , H01L29/66795
Abstract: 可通过在沟槽的底部处的衬底表面上外延生长第一层材料来形成电子器件鳍，该沟槽形成于浅沟槽隔离(STI)区域的侧壁之间。沟槽高度可以是其宽度的至少1.5倍，以及第一层可填充小于沟槽高度。接着可在沟槽中的第一层上和在STI区域的顶面之上外延生长第二层材料。第二层可具有在沟槽之上和在STI区域的顶面的部分上延伸的第二宽度。然后，可图案化和蚀刻该第二层以在STI区域的顶面的部分之上且接近沟槽形成电子器件鳍对。该过程可避免由于在层界面中的晶格失配引起的鳍中的结晶缺陷。
-
公开(公告)号：CN105308728A
公开(公告)日：2016-02-03
申请号：CN201380076946.X
申请日：2013-06-28
Applicant: 英特尔公司
Inventor： N·戈埃尔 , R·皮尔拉瑞斯帝 , W·瑞驰梅迪 , J·T·卡瓦利罗斯 , G·德威 , B·楚-昆古 , M·拉多萨佛杰维科 , M·V·梅茨 , N·穆克赫吉 , R·S·乔
IPC: H01L21/336 , H01L29/78 , H01L21/20
CPC classification number: H01L21/823807 , H01L21/0245 , H01L21/02455 , H01L21/02502 , H01L21/02532 , H01L21/02538 , H01L21/02639 , H01L21/02647 , H01L21/76224 , H01L21/823431 , H01L21/823821 , H01L21/823878 , H01L27/0886 , H01L27/0924 , H01L29/0649 , H01L29/1054 , H01L29/267 , H01L29/66795
Abstract: 通过从在第一沟槽底部处的衬底表面外延生长第一类型材料的第一外延区域形成不同的n-和p-型器件鳍，第一沟槽形成于浅沟槽隔离(STI)区域之间。STI区域和第一沟槽高度是它们的宽度的至少1.5倍。蚀刻掉STI区域以暴露衬底的顶面，从而在第一外延区域之间形成第二沟槽。在第一外延区域的侧壁上的第二沟槽中形成间隔材料的层。从在第一外延区域之间的第二沟槽的底部处的衬底表面生长第二类型材料的第二外延区域。可从第一和第二外延区域形成n-和p-型鳍对。鳍被共同集成并且减少了来自材料界面晶格失配的缺陷。
-
公开(公告)号：CN102272928A
公开(公告)日：2011-12-07
申请号：CN200980153779.8
申请日：2009-12-17
Applicant: 英特尔公司
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L29/66181 , H01L27/10832 , H01L27/10861 , H01L27/10867 , H01L27/1087 , H01L27/10876 , H01L28/90 , H01L29/66666 , H01L29/7827
Abstract: 一种嵌入式存储器单元包括半导体衬底(110)、具有至少部分地嵌入在半导体衬底中的源/漏区(121)的晶体管(120)以及至少部分地嵌入在半导体衬底中的电容器(130)。电容器包括通过第一电绝缘材料(133)彼此电隔离的第一电极(131)和第二电极(132)。第一电极电连接到半导体衬底，且第二电极电连接到晶体管的源/漏区。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.037 seconds)
