电可验证熔丝和熔丝验证方法

    公开(公告)号:CN109671697A

    公开(公告)日:2019-04-23

    申请号:CN201811208414.8

    申请日:2018-10-17

    Abstract: 公开了电可验证熔丝和熔丝验证方法。半导体晶片包括具有由切块区域彼此分离开的多个管芯区域的半导体衬底。每个管芯区域包括:在半导体衬底上的一个或多个金属层;以及形成在一个或多个金属层中的至少一个中的多个熔丝结构。每个熔丝结构包括在第一熔丝端头和第二熔丝端头之间的熔丝区域。每个管芯区域还包括连接到熔丝结构中至少一些的第一熔丝端头的不同区域的第一接触对。可以沿着切块区域将晶片单体化成单独的管芯。还提供了对应的熔丝验证方法。

    具有密封结构的半导体装置

    公开(公告)号:CN108242429A

    公开(公告)日:2018-07-03

    申请号:CN201711406021.3

    申请日:2017-12-22

    Inventor: D.博纳特

    Abstract: 本发明公开了具有密封结构的半导体装置。所公开的是一种半导体装置。半导体装置包括:具有第一表面、内部区和边缘区的半导体主体,其中边缘区围绕内部区;在第一方向上与半导体主体的第一表面间隔开的附连层;布置在半导体主体的第一表面与附连层之间的中间层;以及至少一个第一类型密封结构。密封结构包括第一屏障、第二屏障和第三屏障。第一屏障布置在中间层中并且在第一方向上与附连层间隔开。第二屏障布置在中间层中、在第一方向上与第一表面间隔开、并且在第二方向上与第一屏障间隔开。第三屏障在第二方向上从第一屏障延伸到第二屏障。

    半导体芯片和处理半导体芯片的方法

    公开(公告)号:CN105789162A

    公开(公告)日:2016-07-20

    申请号:CN201610022831.8

    申请日:2016-01-14

    Abstract: 本发明涉及半导体芯片和处理半导体芯片的方法。各种实施例提供了一种半导体芯片,其中所述半导体芯片包括:第一接触区域和第二接触区域,两者都形成在半导体芯片的前侧处;钝化层,其布置在第一接触区域与第二接触区域之间的前侧处;以及接触堆叠,其形成在半导体芯片的前侧之上并且包括多个层,其中所述多个层中的至少一个层从所述钝化层和与所述钝化层相邻的接触区域的边界区被移除,并且其中多个不同层中的至少另一个层存在于邻接所述钝化层的接触区域的边界区中。

    具有密封结构的半导体装置

    公开(公告)号:CN108242429B

    公开(公告)日:2021-06-01

    申请号:CN201711406021.3

    申请日:2017-12-22

    Inventor: D.博纳特

    Abstract: 本发明公开了具有密封结构的半导体装置。所公开的是一种半导体装置。半导体装置包括:具有第一表面、内部区和边缘区的半导体主体,其中边缘区围绕内部区;在第一方向上与半导体主体的第一表面间隔开的附连层;布置在半导体主体的第一表面与附连层之间的中间层;以及至少一个第一类型密封结构。密封结构包括第一屏障、第二屏障和第三屏障。第一屏障布置在中间层中并且在第一方向上与附连层间隔开。第二屏障布置在中间层中、在第一方向上与第一表面间隔开、并且在第二方向上与第一屏障间隔开。第三屏障在第二方向上从第一屏障延伸到第二屏障。

    半导体芯片和处理半导体芯片的方法

    公开(公告)号:CN110246820A

    公开(公告)日:2019-09-17

    申请号:CN201910474923.3

    申请日:2016-01-14

    Abstract: 本发明涉及半导体芯片和处理半导体芯片的方法。各种实施例提供了一种半导体芯片,其中所述半导体芯片包括:第一接触区域和第二接触区域,两者都形成在半导体芯片的前侧处;钝化层,其布置在第一接触区域与第二接触区域之间的前侧处;以及接触堆叠,其形成在半导体芯片的前侧之上并且包括多个层,其中所述多个层中的至少一个层从所述钝化层和与所述钝化层相邻的接触区域的边界区被移除,并且其中多个不同层中的至少另一个层存在于邻接所述钝化层的接触区域的边界区中。

Patent Agency Ranking