-
公开(公告)号：CN118777668A
公开(公告)日：2024-10-15
申请号：CN202411153365.8
申请日：2024-08-21
Abstract: 本发明涉及封装测试技术领域，具体为一种高压碳化硅MOSFET的漏电流检测电路及方法，该电路包括HTRB测试主电路、采样电路，测试所用的加热台和待测高压碳化硅MOSFET均与主电路连接，采样电路包括采样电阻、仪用放大器、ADC转换器和DSP处理器，待测高压碳化硅MOSFET的栅极接在采样电阻与HTRB测试主电路之间，采样电阻的一端与HTRB测试主电路的负极连接，采样电阻与仪用放大器的输入端连接，仪用放大器的输出端与ADC转换器的输入端连接，ADC转换器的输出端与DSP处理器的输入端连接，本发明设计合理、全面，能够准确评估MOSFET在极端条件下的漏电流性能，通过进一步优化电路设计和检测方法，可以进一步提高测试的准确性和可靠性，为MOSFET的可靠性评估和筛选提供有力支持。
-
公开(公告)号：CN116314170A
公开(公告)日：2023-06-23
申请号：CN202310074662.2
申请日：2023-01-28
IPC: H01L25/18 , H01L23/498 , H01L23/367
Abstract: 本发明涉及电力电子器件封装集成技术领域，尤其涉及一种低寄生电感高散热性能的SiC双面冷却模块，包括金属基板、功率端子正极、功率端子负极、交流端子、上半桥碳化硅MOS芯片、下半桥碳化硅MOS芯片、底层芯片、作为交流端子引出层的顶层DBC基板、作为负极端子引出层的中间层DBC基板、作为正极端子引出层的底层DBC基板和功率回路金属柱；上半桥碳化硅MOS芯片通过功率回路金属柱与顶层DBC基板的铜层连接；下半桥碳化硅MOS芯片通过功率回路金属柱与底层DBC基板的铜层连接。本发明采用多层堆叠双面结构，使得换流路径为垂直换流结构，不仅减小了换流回路面积，而且通过各层相反的电流流向产生了不错的负互感抵消，优化模块换流路径。
-
公开(公告)号：CN116298721A
公开(公告)日：2023-06-23
申请号：CN202310147324.7
申请日：2023-02-21
Applicant: 西安交通大学
IPC: G01R31/12
Abstract: 本发明公开了一种高压碳化硅功率模块内部局部放电检测系统及方法，包括宽带光源、光纤隔离器、光纤环形器、单模3×3光纤耦合器、延迟光纤、第一单模1×2光纤耦合器、光纤传感器、第二单模1×2光纤耦合器、光功率计、第一单模光纤、第二单模光纤、第三单模光纤、第四单模光纤、第五单模光纤、第六单模光纤、光纤转接器、光纤转接器、平衡光电探测器、模拟低通滤波器、数据采集卡和上位机。本发明可以针对不同频段的局部放电信号调节光纤传感器本身的尺寸，以获得符合需求的检测信噪比；同时本发明不会受到电磁干扰的影响，可以应用在高压领域。
-
公开(公告)号：CN116092952A
公开(公告)日：2023-05-09
申请号：CN202310077176.6
申请日：2023-01-28
Applicant: 西安交通大学
Abstract: 本发明涉及电力电子器件封装集成技术领域，尤其涉及一种基于PTFE涂料的倒装SiC半桥模块及制备工艺，包括功率端子正极、功率端子负极、上层DBC基板、下层DBC基板、交流端子、上层MOSFET芯片和下层MOSFET芯片，功率端子正极和功率端子负极均与上层DBC基板的铜层连接，交流端子与下层DBC基板的铜层连接，上层DBC基板和下层DBC基板相对设置，且相对的一侧涂覆有PTFE涂层；上层DBC基板与下层DBC基板之间的垂直距离等于MOSFET芯片的厚度。本发明针对1200V以下电压等级的模块，可以提升模块散热性能，且兼容常规焊接工艺，制作不需要额外的成本，适合大规模市场应用。
-
公开(公告)号：CN118091201A
公开(公告)日：2024-05-28
申请号：CN202410230748.4
申请日：2024-02-29
Applicant: 西安交通大学
IPC: G01R1/04 , H01R13/02 , H01R13/53 , H01R13/40 , G01R31/327
Abstract: 本发明涉及中高压电子器件领域，尤其涉及一种于中高压领域的防止空气闪络的双脉冲测试用直流电容母排。该母排结构由若干层绝缘层及若干层母排组成，可实现电容的串并联，可并联电阻实现均压。第一层母排具有正接线端，最后一层母排具有负接线端，用以与待测器件连接。第一层及最后一层绝缘层表面通过采用激光飞秒工艺刻蚀微型结构，能够在极小的爬电距离下防止空气下的沿面闪络。母排正负接线连接处采用防闪络板，有效避免连接被测件后的沿面闪络。本发明可以降低直流母排的寄生参数，同时可以减小沿面闪络的风险，提升中高压情况下母排使用的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN117790441A
公开(公告)日：2024-03-29
申请号：CN202311847551.7
申请日：2023-12-28
Applicant: 西安交通大学
IPC: H01L23/427 , H01L23/373 , H01L23/367 , H01L23/498
Abstract: 本发明涉及电力半导体封装技术领域，尤其涉及一种基于相变均热的高压高频功率器件基板结构，包括平行设置的铜基板和DBC基板，铜基板上开设有凹槽，凹槽内部设有凸台；DBC基板架设于凹槽上，铜基板和凸台均与DBC基板的下铜层连接；DBC基板的上铜层用于连接高压高频功率器件；当铜基板与DBC基板连接后，凹槽在DBC基板的覆盖下形成散热空腔；散热空腔内部充设有相变工质，且散热空腔内部预设真空度。本发明通过注入相变工质后抽一定程度真空形成相变传热循环，显著提高了基板的散热效率。通过减少DBC基板下层铜的面积并配合散热基板，有效减少了功率模块的对地寄生电容，提升了模块整体的电热综合稳定性。
-
公开(公告)号：CN116259548A
公开(公告)日：2023-06-13
申请号：CN202310077853.4
申请日：2023-01-28
Applicant: 西安交通大学
Abstract: 本发明涉及电力半导体封装技术领域，尤其涉及一种高功率密度和绝缘增强的中高压SIC功率模块及制备工艺，其模块包括正极负极电位DBC基板、直流正极电位端子、直流负极端子、上桥臂钼柱、上桥臂SiC MOSFET芯片、交流电位DBC基板、交流电位端子、下桥臂钼柱和下桥臂SiC MOSFET芯片，正极负极电位DBC基板和交流电位DBC基板相对设置，且相对的表面铜层上均涂覆有PI涂层，上桥臂SiC MOSFET芯片和下桥臂SiC MOSFET芯片的表面涂覆有PI涂层。本发明是基于平面封装和PI薄膜工艺的双面散热结构高功率密度封装模块，优化布局和PI薄膜的应用使模块能够在数十纳秒内切换6kV，同时振荡和电压过冲可以忽略不计且而由模块到芯片的功率利用率高达81％。
-
公开(公告)号：CN118507226A
公开(公告)日：2024-08-16
申请号：CN202410862537.2
申请日：2024-06-28
Applicant: 西安交通大学
Abstract: 本发明涉及电力半导体封装技术领域，尤其涉及一种高绝缘强度低耦合电容的高频变压器结构及隔离栅极驱动器，包括铁氧体磁芯、变压层、固定夹片、引出原副边绕组的金属引脚和外壳，两个固定夹片平行相对设置，变压层固定于两个固定夹片之间，铁氧化磁芯竖直嵌设于变压层中，变压层包括交错平行放置的绕组层和多个绝缘夹层，铁氧化磁芯的两端伸出金属引脚与绕组层焊接，金属引脚用于引出原副边接线端子，外壳套设于固定夹片外侧，且外壳与固定夹片之间的缝隙灌封有硅凝胶。本发明通过多片PCB分离原副边绕组，采用PTFE绝缘与硅凝胶灌封的方式，提高变压器的绝缘强度，减少变压器的原副边耦合电容，提升了模块整体的绝缘性能与高频性能。
-
公开(公告)号：CN118228656A
公开(公告)日：2024-06-21
申请号：CN202410378594.3
申请日：2024-03-29
Applicant: 西安交通大学
IPC: G06F30/3323
Abstract: 本发明公开了一种适用于中高压碳化硅功率模块的芯片邻域电场等效模型及建模方法，包括DBC子结构模型、芯片子结构模型和灌封材料子结构模型；所述DBC子结构模型包括第一、第二金属层和第一绝缘介质层，第一绝缘介质层的上层和下层分别为第一和第二金属层；所述芯片子结构模型包括第三、第四金属层和第二、第三、第四、第五、第六绝缘介质，第三金属层左上层为第二绝缘介质层，第三和第四绝缘介质层位于第二绝缘介质层内部，第三绝缘介质层左上层设置有第四金属层，第三金属层和第二绝缘介质层上层分别设置有第五和第六绝缘介质层；所述灌封材料子结构模型为第七绝缘介质层。本发明求解效率高，对不同封装结构适用性较好，有利于结构的高效优化。
-
公开(公告)号：CN116072660A
公开(公告)日：2023-05-05
申请号：CN202310077150.1
申请日：2023-01-28
Applicant: 西安交通大学
IPC: H01L25/07 , H01L23/367 , H01L23/498
Abstract: 本发明涉及电力半导体封装技术领域，尤其涉及一种SiC MOSFET多芯片并联子单元压接封装结构，包括双面DBC陶瓷板、弹性组合、栅极钼片端子、源极钼片端子、漏极钼片端子、单面DBC陶瓷板、SiC MOSFET芯片和散热器，多个SiC MOSFET芯片均与单面DBC陶瓷板表面连接，且露出SiC MOSFET芯片表面的栅极和源极；SiC MOSFET芯片的漏极电极与单面DBC陶瓷板相连，SiC MOSFET芯片的栅极电极分别通过四个栅极钼片端子引出，漏极钼片端子与单面DBC陶瓷板连接，栅极钼片端子与双面DBC陶瓷板上的栅极部分连接，源极钼片端子与双面DBC陶瓷板上的源极部分连接；单面DBC陶瓷板和双面DBC陶瓷板均采用Al2O3材料制成。本发明解决了传统层叠型封装无法适应硅器件的高温、高压、高频等要求的问题。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.028 seconds)
