-
公开(公告)号：CN116314170A
公开(公告)日：2023-06-23
申请号：CN202310074662.2
申请日：2023-01-28
IPC: H01L25/18 , H01L23/498 , H01L23/367
Abstract: 本发明涉及电力电子器件封装集成技术领域，尤其涉及一种低寄生电感高散热性能的SiC双面冷却模块，包括金属基板、功率端子正极、功率端子负极、交流端子、上半桥碳化硅MOS芯片、下半桥碳化硅MOS芯片、底层芯片、作为交流端子引出层的顶层DBC基板、作为负极端子引出层的中间层DBC基板、作为正极端子引出层的底层DBC基板和功率回路金属柱；上半桥碳化硅MOS芯片通过功率回路金属柱与顶层DBC基板的铜层连接；下半桥碳化硅MOS芯片通过功率回路金属柱与底层DBC基板的铜层连接。本发明采用多层堆叠双面结构，使得换流路径为垂直换流结构，不仅减小了换流回路面积，而且通过各层相反的电流流向产生了不错的负互感抵消，优化模块换流路径。
-
公开(公告)号：CN116298721A
公开(公告)日：2023-06-23
申请号：CN202310147324.7
申请日：2023-02-21
Applicant: 西安交通大学
IPC: G01R31/12
Abstract: 本发明公开了一种高压碳化硅功率模块内部局部放电检测系统及方法，包括宽带光源、光纤隔离器、光纤环形器、单模3×3光纤耦合器、延迟光纤、第一单模1×2光纤耦合器、光纤传感器、第二单模1×2光纤耦合器、光功率计、第一单模光纤、第二单模光纤、第三单模光纤、第四单模光纤、第五单模光纤、第六单模光纤、光纤转接器、光纤转接器、平衡光电探测器、模拟低通滤波器、数据采集卡和上位机。本发明可以针对不同频段的局部放电信号调节光纤传感器本身的尺寸，以获得符合需求的检测信噪比；同时本发明不会受到电磁干扰的影响，可以应用在高压领域。
-
公开(公告)号：CN113380879A
公开(公告)日：2021-09-10
申请号：CN202110572614.7
申请日：2021-05-25
Applicant: 西安交通大学
IPC: H01L29/417 , H01L29/43 , H01L23/367 , H01L23/49 , H01L25/065
Abstract: 本发明公开了一种SiC MOSFET子模组单元及其压接型封装，属于半导体器件封装技术领域，解决了现有SiC功率芯片难以压接封装的问题。SiCMOSFET子模组单元包括DBC陶瓷基板、源极钼片、SiCMOSFET芯片阵列以及漏极钼片；所述源极钼片下表面对称设有N个第一凸起，所述第一凸起分别与N个SiCMOSFET芯片相连，并露出SiCMOSFET芯片的栅极和源极，所述漏极钼片上表面设置有N个用于连接和定位SiCMOSFET芯片的第二凸起，所述SiCMOSFET芯片阵列由N个SiCMOSFET芯片组成，其露出的栅极和源极连接至DBC陶瓷基板。本发明提高了模块的功率密度，增强了散热能力，提高了装置可靠性，模块内部使用硅凝胶填充提高了模块的绝缘水平，可以应用在高压领域。
-
公开(公告)号：CN118899287A
公开(公告)日：2024-11-05
申请号：CN202411072927.6
申请日：2024-08-06
Applicant: 西安交通大学
IPC: H01L23/492 , H01L23/49 , H01L23/488 , H01L21/48 , H01L21/60 , H01L21/50
Abstract: 本发明公开了一种基于柔性互连的高压功率器件结构及制备方法和电力设备，属于电力半导体封装技术领域。本发明提供的基于柔性互连的高压功率器件互连结构为双面封装结构，通过融合中部形变段和两端固定段的导电弹片，克服了现有技术中双面互连封装因刚性构造固有的局限性，将传统技术中刚性的多芯片互连结构转化为柔性结构，实现固定铜板和活动铜板的柔性连接；基于柔性连接，通过导电弹片对由于芯片、焊层、金属垫块等加工公差导致的高度差异变化，加以补偿，避免了多芯片互连时，上表面高度差对于焊接质量的影响；同时，通过基于柔性互连的高压功率器件结构设计，提升高压功率器件的通流能力、可靠性及对抗热应力老化的能力。
-
公开(公告)号：CN110245414B
公开(公告)日：2023-06-23
申请号：CN201910501947.3
申请日：2019-06-11
Applicant: 南方电网科学研究院有限责任公司 , 西安交通大学 , 中国南方电网有限责任公司
IPC: G06F30/23
Abstract: 一种压接式IGBT模块多物理场耦合仿真方法，包括以下步骤：步骤一、通过ANSYS simpleror计算压接式IGBT模块的集电极平均电流；步骤二、在ANSYS Maxwell中计算压接式IGBT模块随温度变化的发热功率；步骤三、在ANSYS steady‑state thermal中计算压接式IGBT模块的内部温度分布；步骤四、在ANSYS steady‑state mechanical中计算压接式IGBT模块内部应力分布。本发明能够清晰地描述各物理场间的耦合关系，得到IGBT模块实际运行中内部的温度分布以及应力分布状态，从而预测出模块内部最易失效的部分。
-
Patent Agency Ranking
公开(公告)号：CN116092952A
公开(公告)日：2023-05-09
申请号：CN202310077176.6
申请日：2023-01-28
Applicant: 西安交通大学
Abstract: 本发明涉及电力电子器件封装集成技术领域，尤其涉及一种基于PTFE涂料的倒装SiC半桥模块及制备工艺，包括功率端子正极、功率端子负极、上层DBC基板、下层DBC基板、交流端子、上层MOSFET芯片和下层MOSFET芯片，功率端子正极和功率端子负极均与上层DBC基板的铜层连接，交流端子与下层DBC基板的铜层连接，上层DBC基板和下层DBC基板相对设置，且相对的一侧涂覆有PTFE涂层；上层DBC基板与下层DBC基板之间的垂直距离等于MOSFET芯片的厚度。本发明针对1200V以下电压等级的模块，可以提升模块散热性能，且兼容常规焊接工艺，制作不需要额外的成本，适合大规模市场应用。
-
公开(公告)号：CN118507226A
公开(公告)日：2024-08-16
申请号：CN202410862537.2
申请日：2024-06-28
Applicant: 西安交通大学
Abstract: 本发明涉及电力半导体封装技术领域，尤其涉及一种高绝缘强度低耦合电容的高频变压器结构及隔离栅极驱动器，包括铁氧体磁芯、变压层、固定夹片、引出原副边绕组的金属引脚和外壳，两个固定夹片平行相对设置，变压层固定于两个固定夹片之间，铁氧化磁芯竖直嵌设于变压层中，变压层包括交错平行放置的绕组层和多个绝缘夹层，铁氧化磁芯的两端伸出金属引脚与绕组层焊接，金属引脚用于引出原副边接线端子，外壳套设于固定夹片外侧，且外壳与固定夹片之间的缝隙灌封有硅凝胶。本发明通过多片PCB分离原副边绕组，采用PTFE绝缘与硅凝胶灌封的方式，提高变压器的绝缘强度，减少变压器的原副边耦合电容，提升了模块整体的绝缘性能与高频性能。
-
公开(公告)号：CN118228656A
公开(公告)日：2024-06-21
申请号：CN202410378594.3
申请日：2024-03-29
Applicant: 西安交通大学
IPC: G06F30/3323
Abstract: 本发明公开了一种适用于中高压碳化硅功率模块的芯片邻域电场等效模型及建模方法，包括DBC子结构模型、芯片子结构模型和灌封材料子结构模型；所述DBC子结构模型包括第一、第二金属层和第一绝缘介质层，第一绝缘介质层的上层和下层分别为第一和第二金属层；所述芯片子结构模型包括第三、第四金属层和第二、第三、第四、第五、第六绝缘介质，第三金属层左上层为第二绝缘介质层，第三和第四绝缘介质层位于第二绝缘介质层内部，第三绝缘介质层左上层设置有第四金属层，第三金属层和第二绝缘介质层上层分别设置有第五和第六绝缘介质层；所述灌封材料子结构模型为第七绝缘介质层。本发明求解效率高，对不同封装结构适用性较好，有利于结构的高效优化。
-
公开(公告)号：CN114141744B
公开(公告)日：2024-05-24
申请号：CN202111204285.7
申请日：2021-10-15
Applicant: 西安交通大学
IPC: H01L23/495 , H01L25/07 , H01L23/00
Abstract: 本发明公开了一种SiC MOSFET子模组单元压接型封装，包括SiCMOSFET子单元阵列、栅极碟簧及连接部件、PCB基板、栅极端子、辅助源极端子和源极底板；所述SiCMOSFET子单元阵列由M个SiC MOSFET子单元组成；每个SiC MOSFET子单元均通过若干栅极碟簧及连接部件与PCB基板的上表面连接，所述PCB基板的下表面连接至源极底板，所述栅极端子设置在PCB基板的一侧，所述辅助源极端子设置在源极底板的一侧，且栅极端子和辅助源极端子位于同一方位。本发明提高了模块的功率密度，优化了芯片的应力分布，提高了装置可靠性，模块内部使用硅凝胶填充提高了模块的绝缘水平，可以应用在高压领域。
-
公开(公告)号：CN114400220B
公开(公告)日：2024-03-01
申请号：CN202210037750.0
申请日：2022-01-13
Applicant: 西安交通大学
IPC: H01L25/07 , H01L23/495
Abstract: 本发明公开了一种适用于高温环境的宽禁带功率模块的双面倒装封装结构，包括顶部陶瓷基板、底部陶瓷基板、第一SiC MOSFET器件、第二SiC MOSFET器件、第三SiC MOSFET器件、第四SiC MOSFET器件、第五SiC MOSFET器件、第六SiC MOSFET器件、第七SiC MOSFET器件、第八SiC MOSFET器件、第一钼柱、第二钼柱、第三钼柱、第四钼柱、第五钼柱、第六钼柱、第七钼柱、第八钼柱、第一金属引出端子、第二金属引出端子、第三金属引出端子、第四金属引出端子、第五金属引出端子、第六金属引出端子及第七金属引出端子，该结构具有高集成度、低寄生参数、高散热效率、高功率密度以及便于级联的特点。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.04 seconds)
