-
公开(公告)号：CN117766568A
公开(公告)日：2024-03-26
申请号：CN202410084935.6
申请日：2024-01-19
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H01L29/06 , H01L29/861 , H01L21/329
Abstract: 本发明涉及一种沟槽二极管雪崩整形器件及其制备方法，N+型衬底层具有斜角侧壁,N‑型外延层的侧壁位于斜角侧壁的延长线上；沟槽区设置于N‑型外延层的上表面下方，沟槽区内间隔设置有若干个沟槽；P+型离子注入区从N‑型外延层的上表面延伸至内部，包括：沟槽注入区和位于沟槽注入区两侧的弧面注入区；沟槽注入区位于沟槽区下方，在沟槽注入区内与沟槽一一对应设置有凸点。本发明通过在P+型离子注入区内设置沟槽注入区并与两侧的弧面注入区相结合，再结合斜角终端特征，弧面注入区与斜角终端形成等效的正斜角结构，缓解了电场集中。若干个凸点进行分压抑制了冶金结拐点位置处的电场集中效应，将电场集中引入体内，利用多点电场集中“准均匀”触发器件。
-
公开(公告)号：CN113467562A
公开(公告)日：2021-10-01
申请号：CN202110674626.0
申请日：2021-06-17
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: G05F1/56
Abstract: 本发明涉及一种高端无运放带隙基准源，包括：PTAT电流产生电路、基准源输出电路和启动电路，其中，PTAT电流产生电路的输出端分别连接基准源输出电路的输入端和启动电路的输入端，PTAT电流产生电路用于产生与温度变化呈正相关的正温度系数电流；基准源输出电路用于产生和输出基准电压；启动电路的输出端分别连接PTAT电流产生电路的输入端和基准源输出电路的输入端，启动电路用于确保高端无运放带隙基准源的启动和工作。本发明的高端带隙基准源，在输入电压变化时，产生一个始终比输入电压低一个带隙电压的参考电压，可广泛应用在高压功率驱动电路中，而且该带隙基准源采用自偏置结构，内部电路不含运算放大器电路，大大降低了电路的功耗和复杂度。
-
公开(公告)号：CN119789499A
公开(公告)日：2025-04-08
申请号：CN202411969917.2
申请日：2024-12-30
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明公开了一种碳化硅微区电荷调制终端结构，该碳化硅微区电荷调制终端结构包括：碳化硅衬底层、N‑外延层、P+区域、阳极、阴极、SiO2钝化层和P‑JTE区，P‑JTE区与P+区域相邻设置，P‑JTE区设置于N‑外延层的内部，且P‑JTE区的上表面与SiO2钝化层的底面接触，P‑JTE区包括数个JTE分区，数个JTE分区的边缘与SiO2钝化层的底面之间形成夹角，相邻两个JTE分区之间的交叠深度小于等于P+区域的深度，P‑JTE区的深度大于等于P+区域的深度。本发明的微区电荷调制终端结构对JTE边缘进行结构修正，构造斜面几何掺杂结构，形成边缘局部理想变化的电荷梯度，实现了JTE边缘电场优化，使电场均匀化。
-
公开(公告)号：CN113467562B
公开(公告)日：2022-07-22
申请号：CN202110674626.0
申请日：2021-06-17
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: G05F1/56
Abstract: 本发明涉及一种无运放带隙基准源，包括：PTAT电流产生电路、基准源输出电路和启动电路，其中，PTAT电流产生电路的输出端分别连接基准源输出电路的输入端和启动电路的输入端，PTAT电流产生电路用于产生与温度变化呈正相关的正温度系数电流；基准源输出电路用于产生和输出基准电压；启动电路的输出端分别连接PTAT电流产生电路的输入端和基准源输出电路的输入端，启动电路用于确保无运放带隙基准源的启动和工作。本发明的带隙基准源，在输入电压变化时，产生一个始终比输入电压低一个带隙电压的参考电压，可广泛应用在高压功率驱动电路中，而且该带隙基准源采用自偏置结构，内部电路不含运算放大器电路，大大降低了电路的功耗和复杂度。
-
公开(公告)号：CN119521688A
公开(公告)日：2025-02-25
申请号：CN202411461537.8
申请日：2024-10-18
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明公开了一种基于多沟槽和浮动结的二极管雪崩整型器及其制备方法，该器件包括SiC衬底、SiC外延层、沟槽区、P+区、浮动结区、负电极和正电极；其中，沟槽区设置在SiC外延层的表层，包括均匀分布的多个沟槽；P+区自沟槽区两侧的SiC外延层上表面向下延伸至沟槽区下方，并形成U型结构；P+区的底部向下形成有多个凸起结构；浮动结区设置在SiC外延层内部的中线位置处，包括多个P+型浮动结；P+型浮动结的数量和沟槽的数量以及凸起结构的数量相同；且多个P+型浮动结对应设置在多个沟槽的正下方。该结构设计可以使器件内部电场分布更加均匀，延展了延迟雪崩发生的范围，提升了器件性能，且无需复杂的掺杂工艺。
-
Patent Agency Ranking
公开(公告)号：CN118231479A
公开(公告)日：2024-06-21
申请号：CN202410250075.9
申请日：2024-03-05
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H01L29/861 , H01L29/66 , H01L29/417 , H01L29/08
Abstract: 本发明涉及一种沟槽型SiC‑TVS器件及其制备方法，该器件包括：SiC衬底层；SiC外延层，SiC外延层包括第一基区和若干发射区，第一基区设置于SiC衬底层上，若干发射区间隔设置在所述第一基区上；第一电极，第一电极包括若干发射极和若干基极，每个发射区上设置一发射极，相邻两个发射区之间的第一基区上设置一基极，其中，所有发射极与所有基极短接；第二电极，设置在SiC衬底层的下表面。本发明的器件可以有效地降低正偏P/N结在基区一侧由于少子注入引起的少子堆积，大幅提高了器件的钳位响应速度，使得响应时间达到纳秒级。
-
公开(公告)号：CN117766567A
公开(公告)日：2024-03-26
申请号：CN202410084890.2
申请日：2024-01-19
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H01L29/06 , H01L29/861 , H01L21/329
Abstract: 本发明涉及一种可控型二极管雪崩整型器及其制备方法，雪崩整型器包括：衬底层、N‑外延层、P+外延层、N+区、阴极、第一阳极、第二阳极和氧化层，其中，N+区由P+外延层的部分上表面延伸至P+外延层的内部；第一阳极位于P+外延层上；第二阳极位于N+区上；氧化层位于P+外延层和N+区交界处的上表面，且两端分别与第一阳极、第二阳极接触。通过第二阳极在N+区施加电压，大量电子在衬底层和N+区电势差的作用下，进入P+外延层和N‑外延层之间的P+/N‑结或耗尽层中，为器件发生延迟雪崩提供初始载流子，使得器件发生延迟雪崩，实现器件的可控效果，拓宽了器件的应用场景，提高了器件的性能发挥程度。
-
公开(公告)号：CN116525686A
公开(公告)日：2023-08-01
申请号：CN202310171593.7
申请日：2023-02-22
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H01L29/861 , H01L29/06 , H01L29/16 , H01L21/329
Abstract: 本发明公开了一种Mesa沟槽终端耦合U型平面结的雪崩型SiC‑TVS器件，包括SiC衬底、SiC外延层、负电极和正电极，SiC衬底的两侧呈对称的台阶状，SiC衬底包括第一上表面、第二上表面和位于第一上表面与第二上表面之间的Mesa侧边，SiC外延层位于第二上表面上，SiC外延层的两侧分别位于第一上表面与第二上表面102之间的侧壁延长线上，SiC外延层包括N‑区、U型平面PN结和P+区，其中，P+区通过离子注入的方式形成在SiC外延层上表面内部，U型平面PN结位于P+区与N‑区之间。本发明通过设计SiC‑TVS器件的两侧呈Mesa沟槽耦合U型平面PN结，有效降低了器件的表面电场，使得雪崩击穿发生在SiC‑TVS器件内部，解决了击穿不稳定的问题，保障了SiC‑TVS的击穿和钳位可靠性。
-
公开(公告)号：CN119758002A
公开(公告)日：2025-04-04
申请号：CN202411683163.4
申请日：2024-11-22
Applicant: 西安电子科技大学
IPC: G01R31/26 , G01R1/36 , H03K17/0814 , H03K17/687
Abstract: 本发明公开了一种MOSFET和二极管的雪崩测试系统及方法，将采样模块、信号调理模块、模数转化模块、数字控制核心模块、隔离驱动模块和上位机集成在一个测试板上，实现对MOSFET和二极管的雪崩测试；利用采样模块中的阻容分压网络实现对快上升沿和下降沿的电压信号的精准采集；通过信号调理模块对采样电流、电压进行处理，实现对负电流的采集，提高了数据的精确度；相比现有技术所采用的控制MOSFET的导通时间来控制回路中的最大雪崩电流的方法，本发明采用对电流信号进行实时分析的方式，通过对电流信号的实时监测，在雪崩电流达到预设电流值时，控制MOSFET关断，从而使得获取的雪崩电流更加精准，同时也提高了效率。
-
公开(公告)号：CN113451221B
公开(公告)日：2025-02-18
申请号：CN202110759587.4
申请日：2021-07-05
Applicant: 西安电子科技大学芜湖研究院
Abstract: 本发明公开了一种高度可调节式碳化硅功率器件封装外壳，包括：主盖、副盖和芯片承载本体；主盖，底部设有第一插接槽；副盖，顶部与第一插接槽可拆卸连接，底部设有第二插接槽；第二插接槽，与芯片承载本体的顶部可拆卸连接；芯片承载本体内设置有SiC芯片。本发明通过主盖和副盖的可拆卸连接以及副盖和芯片承载本体的可拆卸连接，在主盖和芯片承载本体之间可以将副盖拆卸或连接。当主盖和芯片承载本体之间连接副盖时，增加了SiC器件的整体高度(厚度)，从而在使用时可以对SiC芯片形成较为可靠的保护。当将副盖从主盖和芯片承载本体之间拆下时，SiC器件的整体高度较低，满足测试需求，提升了SiC器件使用和测试时的便捷性。
-
-
-
-
-
-
-
-
-
Search Results
352
records
(took 0.041 seconds)
