-
公开(公告)号：CN119855168A
公开(公告)日：2025-04-18
申请号：CN202411953031.9
申请日：2024-12-27
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明公开了一种三维结构Ga2O3异质超级结二极管及其制备方法，包括：提供一衬底，在其表面依次生长p+型NiO外延层和碱土掺杂氧化硅层；对碱土掺杂氧化硅层进行开窗，形成多个间隔排列的窗口后，利用快速热退火工艺将剩余的碱土掺杂氧化硅层回流形成半球形掩膜；基于半球形掩膜对p+型NiO外延层进行刻蚀，形成多个半球形结构；在器件上表面生长n+型Ga2O3外延层，并对其中的多个子区进行离子注入，形成n+型电子传输层；对源区中半球形结构表面的n+型Ga2O3外延层进行源区电极区开窗，并在器件上表面生长场氧钝化层；去除源区内的场氧钝化层进行源区电极区开窗，在源区的上表面形成正面电极，在衬底的下表面形成背面电极。上述二极管具有优秀的电压电阻平衡能力。
-
公开(公告)号：CN117766568A
公开(公告)日：2024-03-26
申请号：CN202410084935.6
申请日：2024-01-19
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H01L29/06 , H01L29/861 , H01L21/329
Abstract: 本发明涉及一种沟槽二极管雪崩整形器件及其制备方法，N+型衬底层具有斜角侧壁,N‑型外延层的侧壁位于斜角侧壁的延长线上；沟槽区设置于N‑型外延层的上表面下方，沟槽区内间隔设置有若干个沟槽；P+型离子注入区从N‑型外延层的上表面延伸至内部，包括：沟槽注入区和位于沟槽注入区两侧的弧面注入区；沟槽注入区位于沟槽区下方，在沟槽注入区内与沟槽一一对应设置有凸点。本发明通过在P+型离子注入区内设置沟槽注入区并与两侧的弧面注入区相结合，再结合斜角终端特征，弧面注入区与斜角终端形成等效的正斜角结构，缓解了电场集中。若干个凸点进行分压抑制了冶金结拐点位置处的电场集中效应，将电场集中引入体内，利用多点电场集中“准均匀”触发器件。
-
公开(公告)号：CN119836047A
公开(公告)日：2025-04-15
申请号：CN202411501428.4
申请日：2024-10-25
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明公开了一种内嵌浮动结的沟槽型碳化硅辐照探测器及其制备方法，包括：衬底；外延层，设置于衬底上，外延层背离衬底的一侧设置有多个沟槽，外延层内设置有多个浮动结，至少设置一列浮动结和一行浮动结；相邻沟槽之间对应至少1列浮动结，相邻沟槽之间对应至少1行浮动结；P+区，设置于外延层背离衬底的一侧，覆盖在沟槽和相邻沟槽之间的平台区上；第一电极，设置于P+区上，覆盖在P+区上；第二电极，设置于衬底背离外延层的一侧，覆盖在衬底上。本发明由于引入浮动结以及沟槽内壁的掺杂区域，使得灵敏区的耗尽区宽度增加，耗尽区内部的电场会使得辐照产生的电子空穴对更好的被收集，从而提高探测器的电荷收集效率。
-
公开(公告)号：CN119855274A
公开(公告)日：2025-04-18
申请号：CN202411953028.7
申请日：2024-12-27
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H10F71/00 , H10F30/222 , H10F77/30 , H10F77/20
Abstract: 本发明公开了一种SiC/Ga2O3异质结单光子紫外探测器及其制备方法，该方法包括：制备器件功能层，并刻蚀形成具有倾角的台面结构；在台面结构的上表面淀积第一钝化层；刻蚀第一钝化层及n+型Ga2O3外延层，形成感光窗口；在器件的上表面和下表面分别淀积Ni/Au金属后，进行欧姆接触自对准化，接着进行欧姆接触透明化处理，在各感光窗口内形成阳极透明欧姆接触、在器件下表面形成阴极透明欧姆接触；在位于各感光窗口侧壁的阳极透明欧姆接触的上表面形成阳极金属电极；在各感光窗口内阳极透明欧姆接触的上表面形成第二钝化层，并在阴极透明欧姆接触的下表面形成阴极金属电极。本发明解决了使用单一SiC材料制备单光子紫外探测器带来的器件性能低下的问题。
-
公开(公告)号：CN119521688A
公开(公告)日：2025-02-25
申请号：CN202411461537.8
申请日：2024-10-18
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明公开了一种基于多沟槽和浮动结的二极管雪崩整型器及其制备方法，该器件包括SiC衬底、SiC外延层、沟槽区、P+区、浮动结区、负电极和正电极；其中，沟槽区设置在SiC外延层的表层，包括均匀分布的多个沟槽；P+区自沟槽区两侧的SiC外延层上表面向下延伸至沟槽区下方，并形成U型结构；P+区的底部向下形成有多个凸起结构；浮动结区设置在SiC外延层内部的中线位置处，包括多个P+型浮动结；P+型浮动结的数量和沟槽的数量以及凸起结构的数量相同；且多个P+型浮动结对应设置在多个沟槽的正下方。该结构设计可以使器件内部电场分布更加均匀，延展了延迟雪崩发生的范围，提升了器件性能，且无需复杂的掺杂工艺。
-
Patent Agency Ranking
公开(公告)号：CN117766567A
公开(公告)日：2024-03-26
申请号：CN202410084890.2
申请日：2024-01-19
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H01L29/06 , H01L29/861 , H01L21/329
Abstract: 本发明涉及一种可控型二极管雪崩整型器及其制备方法，雪崩整型器包括：衬底层、N‑外延层、P+外延层、N+区、阴极、第一阳极、第二阳极和氧化层，其中，N+区由P+外延层的部分上表面延伸至P+外延层的内部；第一阳极位于P+外延层上；第二阳极位于N+区上；氧化层位于P+外延层和N+区交界处的上表面，且两端分别与第一阳极、第二阳极接触。通过第二阳极在N+区施加电压，大量电子在衬底层和N+区电势差的作用下，进入P+外延层和N‑外延层之间的P+/N‑结或耗尽层中，为器件发生延迟雪崩提供初始载流子，使得器件发生延迟雪崩，实现器件的可控效果，拓宽了器件的应用场景，提高了器件的性能发挥程度。
-
公开(公告)号：CN113451221B
公开(公告)日：2025-02-18
申请号：CN202110759587.4
申请日：2021-07-05
Applicant: 西安电子科技大学芜湖研究院
Abstract: 本发明公开了一种高度可调节式碳化硅功率器件封装外壳，包括：主盖、副盖和芯片承载本体；主盖，底部设有第一插接槽；副盖，顶部与第一插接槽可拆卸连接，底部设有第二插接槽；第二插接槽，与芯片承载本体的顶部可拆卸连接；芯片承载本体内设置有SiC芯片。本发明通过主盖和副盖的可拆卸连接以及副盖和芯片承载本体的可拆卸连接，在主盖和芯片承载本体之间可以将副盖拆卸或连接。当主盖和芯片承载本体之间连接副盖时，增加了SiC器件的整体高度(厚度)，从而在使用时可以对SiC芯片形成较为可靠的保护。当将副盖从主盖和芯片承载本体之间拆下时，SiC器件的整体高度较低，满足测试需求，提升了SiC器件使用和测试时的便捷性。
-
公开(公告)号：CN119277826A
公开(公告)日：2025-01-07
申请号：CN202411382638.6
申请日：2024-09-30
Applicant: 西安电子科技大学
IPC: H10F30/295 , H10F77/1226 , H10F77/14 , H10F71/00
Abstract: 本发明公开了一种内嵌超级结的沟槽型碳化硅辐照探测器及其制备方法，涉及微电子技术领域，本发明的内嵌超级结的沟槽型碳化硅辐照探测器，基于PiN结构，在第一掺杂类型外延层内间隔设置多个沟槽，沟槽内壁设置有与灵敏区不同的掺杂类型的区域，并在PiN结构中单一掺杂类型的灵敏区内部设置位于沟槽下方与灵敏区不同掺杂类型的超级结。由于引入超级结以及沟槽内壁的掺杂区域，使得灵敏区的耗尽区宽度增加，耗尽区内部的电场会使得辐照产生的电子空穴对更好的被收集，从而提高了探测器的电荷收集效率。
-
公开(公告)号：CN118553794B
公开(公告)日：2024-10-11
申请号：CN202411020660.6
申请日：2024-07-29
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种方形双不对称元胞结构UMOSFET及制备方法，该UMOSFET包括：SiC衬底；外延N‑漂移区设置在SiC衬底的上表面；P阱区设置在外延N‑漂移区的上表面；N+区设置在P阱区的上表面；P+阱区从N+区的上表面向下延伸贯穿N+区和P阱区，P+阱区对N+区和P阱区形成包围结构；沟槽栅结构包括沟槽以及设置沟槽内的栅极部分，沟槽在N+区的相邻两侧面与P+阱区的相接位置从上表面向下延伸；源极设置在N+区和P+阱区的上表面；漏极设置在SiC衬底的下表面。本发明能够有效地降低器件的比导通电阻，同时没有增加额外的芯片面积。
-
公开(公告)号：CN118571948A
公开(公告)日：2024-08-30
申请号：CN202411056005.6
申请日：2024-08-02
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明公开了一种具有高抗短路能力的VDMOSFET及制备方法，属于半导体技术领域，该VDMOSFET由若干方形不对称半元胞结构组成，相邻方形不对称半元胞结构包括：衬底层；N‑外延层；第一、第二PWELL；第一、第二P+源区；第一、第二N+源区；第一、第二栅电极；第一、第二源电极；漏电极；其中，从俯视方向看：以第一N+源区的中心为对称轴，包括第一N+源区、第一PWELL和第一P+源区的半元胞结构上下、左右均为不对称；以第二N+源区的中心为对称轴，包括第二N+源区、第二PWELL和第二P+源区的半元胞结构上下、左右均为不对称。本发明通过改变器件的结构可以提升器件的短路能力、降低器件的比导通电阻。
-
-
-
-
-
-
-
-
-
Search Results
177
records
(took 0.075 seconds)
