公开(公告)号：CN1875481B

公开(公告)日：2010-04-28

申请号：CN200480032487.6

申请日：2004-08-10

Applicant: OKI半导体株式会社

Inventor： 石原政道

IPC: H01L25/065 ,  H01L25/07 ,  H01L25/10 ,  H01L25/11 ,  H01L25/18

CPC classification number: H01L23/481 ,  H01L23/3157 ,  H01L23/48 ,  H01L23/488 ,  H01L23/49838 ,  H01L24/13 ,  H01L25/04 ,  H01L25/0652 ,  H01L25/0657 ,  H01L29/78 ,  H01L2224/0554 ,  H01L2224/05573 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/05684 ,  H01L2224/13025 ,  H01L2224/1403 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16148 ,  H01L2224/16225 ,  H01L2224/17181 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/01327 ,  H01L2924/10253 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/3011 ,  H01L2924/00 ,  H01L2924/013 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: 一种薄型化并且适合于高速动作的层叠型半导体装置。在半导体衬底的一面上排列配置形成多个预定电路，按照预定图形依次层叠形成与电路电连接的布线及绝缘层以形成多层布线部，在形成多层布线部的阶段在半导体衬底上形成表面以绝缘膜覆盖的填充电极，在多层布线部的预定布线上形成柱电极，在半导体衬底的一面上形成第1绝缘层，将第1绝缘层的表面去除预定厚度使柱电极露出，研磨半导体衬底的另一面使填充电极露出以形成贯通电极，刻蚀半导体衬底的一面使贯通电极的顶端突出，在贯通电极的顶端露出的状态下在半导体衬底的一面上形成第2绝缘层，在两电极上形成凸起电极，分割半导体衬底以形成半导体装置。利用凸起电极将利用该方法所得的多个半导体装置层叠固定起来制造出层叠型半导体装置。